工业自动化最新文章 采用3D打印汽车钛合金内饰，改变产品，塑造风格 法国汽车制造商巨头标志汽车一直在认真对待3D打印技术能够为汽车行业带来的创新。之前，标志汽车还与3D打印超级轿跑Divergent签订了战略合作伙伴计划，显示了对3D打印技术的认可。 发表于：8/14/2018 Digi-Key：不断加强其工业自动化 (IA) 元器件产品供应 Digi-Key Electronics 作为一家全球电子元器件分销商，不断加强其工业自动化 (IA) 元器件的产品供应，从而为无数 IA 应用提高设计和项目能力。Digi-Key 的产品组合中先后加入了 14,000 多个工业自动化零件编号，类别包括传感器、电缆、安全装置、控制监视器、继电器、定时器、开关、照明和控制器等。 发表于：8/14/2018 基于FPGA的超声波信号处理设计与实现 为了满足超声波探伤检测的实时性需求，通过研究超声波探伤的工作原理，提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计，并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出，基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性，满足了探伤过程中B超显示的实时性要求。 发表于：8/14/2018 基于虚拟仪器的城市景观照明分布式控制系统设计与实现 针对城市级景观照明系统分布广、数量多的特点，设计一种基于虚拟仪器的可组分布式城市景观照明控制系统。采用C8051F040处理器构建多通道照明控制硬件平台，利用CAN总线网络技术完成虚拟仪器的数据传输链路，实现组网功能。该系统可同时监控多路照明现场，并将检测到的数据进行显示、报警、自动记录和保存。 发表于：8/14/2018 基于FPGA的多通道HDLC通信系统设计与实现 为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。 发表于：8/14/2018 功率MOSFET并联应用 从线路布线和参数配置等方面分析了导致MOSFET并联时电压和电流不均衡的原因，并联MOSFET易产生振荡的原因作了详细的分析，并辅以仿真说明振荡产生的原因。 发表于：8/14/2018 具有高传输比的“泵式”结构矩阵变换器 针对目前矩阵变换器电压传输比多数只能达到0.866的问题，进行了深入研究，设计了一种泵式矩阵变换器结构，使电压传输比任意可调,并从机理上解决了矩阵式变换器的传输比低的问题。 发表于：8/14/2018 一种基于混合任务集的高能效调度算法 动态电源与频率调整技术能够帮助实时系统显著减少能耗，之前的研究大多聚焦于基于周期性任务的线程调度算法, 却很少考虑周期性与非周期性任务混合的模型。同时，尽管基于CPU利用率的DVS算法可以从系统级上减少能耗，但不能保证实时性。本文提出一种新的算法，它结合减慢因子的DVFS调度算法与系统级的DVS技术，融合PID控制器与自适应的权衡策略为软实时系统提供更好的能耗减少方法。该算法的能耗在服务器利用率低于25%的情况下比加州大学提出的算法下降了14.2％~25.9%，周期性任务超过时限率低于3％。 发表于：8/14/2018 一种增益增强型套筒式运算放大器的设计 设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC 0.13um，3.3 V工艺，Spectre仿真结果表明，该运放可以达到105.8 dB的增益，单位增益带宽达到983.6 MHz，而功耗仅为26.2 mW。运放在4 ns的时间内可以达到0.01%的建立精度，满足系统设计要求。 发表于：8/14/2018 基于FPGA的数字三相锁相环的优化设计 数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。 发表于：8/14/2018 基于DDS的低通滤波器设计与仿真 分析了几种经典滤波器特性，重点研究了DDS系统中低通滤波器的设计方法。根据DDS的结构特点和输出杂散频谱特性，结合滤波器技术指标使用了归一化法完成了一个九阶椭圆函数低通滤波器的设计，使其通带截至频率为120 MHz、通带内最大衰减为0.2 dB、在135 MHz处阻带内最小衰减为66 dB。通过Multisim10对其进行仿真后可以得出，使用此种方法设计的低通滤波器过渡带陡峭、幅频特性仿真良好，并且能够很好地满足预期的技术指标。 发表于：8/14/2018 基于C8051F410的光电式引张线仪设计 根据大坝变形监测的实际需求，以C8051F410为硬件控制平台，采用先进的CCD技术，设计了用于大坝水平位移监测的具有高精度自动测量功能的引张线仪。重点阐述了检测仪器的工作原理、硬件整体实现方案及软件设计流程。测量结果表明该仪器具有很强的实用性。 发表于：8/14/2018 基于CompactPCI体系的高性能监测测向处理平台研究 提出一种新的高速并行采样技术架构以及基于可编程芯片技术和支持灵活配置的并行处理嵌入式硬件架构。该平台集多通道高速采集、大容量数据存储、高性能DSP与大规模FPGA紧耦合实时处理等功能于一体，在综合集成与应用方面具有创新性，能够保障对多模式、多速率、多频段信号分析在信号层上频域的宽阔全覆盖和时域的连续性，同时又因其硬件上提供了丰富的资源裕量，因而可以满足信息层上对多种标准和协议分析的需求及应对其未来的演进。 发表于：8/14/2018 VIPVS加速7 nm工艺模拟版图设计 在格芯基于7 nm技术研发高速Serdes IP过程中，版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此，一个能够应对这些挑战的版图设计流程非常重要，尤其是对EDA工具新功能的应用，例如： Cadence Virtuoso Interactive Physical Verification System(VIPVS)工具。VIPVS能够实现实时sign-off 规格的DRC 验证，缩短版图验证迭代过程，为多重图案上色提供高效的方法。介绍格芯高速Serdes 版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计。 发表于：8/14/2018 基于VSDP-XcitePI的片上耦合干扰的快速验证方法 介绍了一种基于VSDP-XcitePI提取片上电源模型并仿真分析片上耦合干扰的快速验证流程，使用XcitePI基于芯片版图对Die上金属层寄生快速准确地提取生成芯片级／宏模块级的RLCK模型/S参数模型，对一款高性能混合信号前端芯片进行数字-模拟间干扰分析，将Die上电源网络及指定关键信号的金属层寄生模型带入全链路联合仿真，较好地复现了测试现象。所分析芯片面积为1.44 mm2，分析精度达到支撑10 μV级的变化量，分析带宽超过5 GHz。此外，介绍了VSDP平台对S参数模型的后处理方法，确保全链路仿真的收敛性和高效率。 发表于：8/14/2018 «…615616617618619620621622623624…»
