头条 碲锌镉探测器读出芯片的测试系统设计 针对碲锌镉（CZT）探测器的信号读出芯片的功能测试需求，以Cyclone IV系列现场可编程门阵列（FPGA）为控制核心，设计了一种CZT探测器读出芯片测试系统，包括硬件电路设计、FPGA控制逻辑、上位机等模块设计。测试结果显示：可通过上位机完成芯片寄存器192 bit功能配置，芯片非线性误差为1.8 %，4个模拟信号增益功能正常，表明设计的芯片测试系统功能正确。所提出的芯片测试系统也为其他探测器相关专用信号处理芯片的测试提供了重要参考。 最新资讯 东芝将改建日本四日市第2晶圆厂，以向3D NAND技术过渡 东芝公司(Toshiba Corporation, TOKYO:6502)今天宣布，该公司将拆除四日市业务部(Yokkaichi Operations)生产基地的2号半导体生产厂(Fab 2)，并在同一地点新建晶圆厂。Fab 2是该公司位于日本三重县的NAND闪存制造厂。为共同投资新厂房，东芝还与闪迪公司(SanDisk, NASDAQ: SNDK)签署了一份不具约束力的谅解备忘录。新建晶圆厂的主要目的旨在提供生产空间，以便将现有的东芝和闪迪2D NAND产能从2016年开始向3D NAND进行转化。 发表于：2014/5/16 Xilinx首批Virtex UltraScale FPGA发货 将业界唯一20nm高端产品系列单芯片应用扩至500G All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布首批Virtex® UltraScale™ VU095 All Programmable FPGA已经开始向客户发货，并将业界唯一20nm高端产品系列扩展至单芯片400G和500G应用。 发表于：2014/5/14 基于FPGA的数字秒表设计与实现 在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。 发表于：2014/5/9 Altera客户树立业界里程碑——采用Stratix 10 FPGA和SoC，内核性能提高了两倍 Altera公司(Nasdaq: ALTR)今天宣布，与前一代高性能可编程器件相比，Stratix® 10 FPGA和SoC客户设计的内核性能成功提高了两倍。Altera与几家早期试用客户在多个市场领域密切合作，使用Stratix 10性能评估工具测试了他们的下一代设计。客户所体会到的FPGA内核性能突破源自Intel 14 nm三栅极工艺技术以及革命性的Stratix 10 HyperFlex™体系结构。 发表于：2014/5/7 Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP将面积缩小高达50％ 新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今日宣布：通过推出全新的DesignWare®USB femtoPHY系列IP，已将USB PHY的实现面积缩小多达50％；从而可在28nm和14/16nmFinFET工艺节点上，将USB PHY设计的片芯占用面积和成本降至最低。采用28nm和14nm FinFET硅工艺的DesignWare USB femtoPHY已展示出稳固的性能，使设计师能够在先进工艺技术节点上实现该IP，同时降低系统级芯片（SoC）设计风险。 发表于：2014/5/7 可变带宽的多级滤波器数字下变频设计 介绍了一种基于多级滤波器结构、带宽可变的数字下变频设计。通过对数字下变频结构原理的说明和Matlab仿真验证，得到不同带宽下的FIR滤波器系数组；进一步通过Xilinx的FPGA芯片实现了整个数字下变频结构设计。 发表于：2014/4/30 赛灵思SDNet十年耕耘 助SDN实现飞跃 前不久，赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会，介绍其全新SDNet软件定义规范环境，推出一种定义网络硬件的新方法，实现“软”定义网络解决方案。 发表于：2014/4/30 基于FPGA+PWM的多路信号发生器设计 基于运放的信号发生器精度低且稳定性和可调节性差，而基于DDS的信号发生器则成本高、电路复杂。为此提出了基于FPGA+PWM的多路信号发生器设计方法。该方法硬件上无需DAC与多路模拟开关，由FPGA产生调制输出波形信号所需的PWM脉冲波，经二阶低通滤波和放大电路后即可得到所需波形信号。实验证明，该多路信号发生器幅值分辨率高，频率精度高，且具有良好的直流性能，各通道可独立产生三角波、锯齿波、正弦波、方波且输出稳定。且其成本低，设计灵活，可扩展性强，可应用于各种场合。 发表于：2014/4/29 可编程Viterbi译码器设计与实现 卷积编码作为一种优秀的信道编码方式，已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中，Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法，不仅译码速度快，而且其硬件实现简单。提出了一种专用指令集处理器架构，能够支持多种约束长度的Viterbi译码，为通信系统在信道编解码方面做出了有益的尝试。设计了专用的处理器架构，并对（2，1，7）格式的编码进行了ASIC实现，对两种设计的性能进行了对比，可编程Viterbi译码器的最大工作频率为123 MHz。 发表于：2014/4/29 [Q&A]Xilinx采用全新软件定义规范环境实现“软”定义网络常见问题与答案 赛灵思宣布推出业界首款“软”定义网络(“Softly” Defined Network，SDNet)解决方案，将可编程能力和智能化功能从控制层扩展至数据层。全新SDNet软件定义规范环境可实现可编程数据层功能设计，而且功能规范可自动编译到赛灵思的All Programmable FPGA和SoC中。 发表于：2014/4/29 <…212213214215216217218219220221…>
