随着大功率电力电子器件的发展，晶闸管得到了广泛的应用，晶闸管应用需要用触发电路，而且大多数是用三相触发电路。然而，市面上常见的三相移相触发芯片大多数都无法在较大噪声情况下工作，并且现有电网的频率不是稳定在50 Hz，而常见的三相移相触发芯片中没有适应电网频率漂移的电路，从而导致芯片移相精度下降。本文针对XH001芯片无法在较大噪声下工作的情况，改进了全数字去噪电路，并且针对由于电网频率漂移使芯片产生的触发误差加了频率漂移电路，该电路同时增加了芯片的应用范围，如欧美60 Hz的电网。
1 电路结构
    三相移相触发电路中有三路功能相同的通道，其电路结构图如图1所示。

    在工作状态下，从AC1、AC2和AC3分别输入一交流正弦信号，频率为50 Hz，彼此相差120°。正弦信号通过过零比较器形成方波信号，再经去抖动电路消除输入信号噪声，生成干净的同步方波信号，进入频率漂移电路和移相电路。频率漂移电路对输入漂移的频率进行实时跟踪，根据电网频率漂移的变化，调整移相电路的计数时钟频率，减小触发误差。移相控制电压由外部电压输入，外部输入电压Vcon经过A/D转换器转换，作为移相电路中减法计算器的初始值，当减法计数器减为零时，产生一个移相脉冲，该脉冲触发脉宽发生电路，由WS引脚控制，产生所需要的脉宽信号，经调制后输出两路脉冲群OUT+和OUT-。图1中的J1和J2接外部晶振，提供电路的时钟信号。
    另外，缺相保护电路可以对去抖动电路输出的滤掉毛刺抖动的三相交流同步信号的相序和缺相进行检测，当缺相或相序混乱时，该保护模块将输出控制信号，禁止输出并点亮相应的LED灯，故障排除后可以通过RES对电路进行手动复位。其中Part1~3为人为保护端。
2 电路设计
2.1 去抖动电路
    去抖动电路是数字三相移相触发电路的重要部分。由于芯片在噪声严重的环境中工作，导致了输入波形的抖动畸变厉害，信噪比小，加上过零比较器灵敏度比较高，速度足够快，则输出出现了由于噪声信号在过零点附近反复过零造成的抖动序列，如图2所示。由于有了抖动序列，再加之输出脉冲群要在0°～180°的大动态范围内移动，因此导致了多余的尖脉冲，而移相电路中的逻辑无法消除这些多余的脉冲，故在不该出现脉冲群的地方出现了脉冲群，严重影响功率器件的正常运转。

    目前市场上主流的SCR移相触发控制芯片是XH001，该芯片上的去抖动电路是应用单稳态电路的采样、保持原理，用电容的充放电达到将原先的信号“部分”地、“有选择”地还原[2]。芯片XH001中去抖动电路需要用到的电容并不是芯片自带的电容，而是应用时在外围电路加上的电容，应用复杂，有必要将芯片中去抖动电路改进为全数字去抖动电路，简化应用。
    图3是改进后的全数字去抖动电路的原理图，三相交流同步信号经过过零比较器之后，通过触发器使其与内部时钟同步，图3中的电路A部分是边缘检测电路，其功能是利用三相交流同步信号所有的上升沿和下降沿产生小脉冲，并将这些脉冲作为电路A部分输出。这些输出信号进入触发器B，作为其时钟信号，实现去抖动功能。当第一个脉冲到来时，触发器B输出高电平，同时启动减法计算器subtraction进行减法计数。为了躲开输入信号过零点附近约4 ms的噪声干扰，减法计算器的预置数为4，计数频率为1 000 Hz，当减法计算器减为零时，输出CO信号，触发器B复位，输出低电平。再利用该输出信号作为时钟信号对三相交流同步信号采样，达到滤除信号中所有的毛刺抖动部分的目的。

    去抖动前后的波形如图4所示，/net217为输入的其中一路方波信号，/net206为经过去抖动电路的输出。由图4可以看出，上升沿下降沿的抖动序列经过全数字去抖动电路后输出无抖动序列的干净波形。

2.2 移相电路
    移相电路是数字三相移相触发电路的主要部分，其原理如图5所示，上升沿和下降沿检测电路检测出输入的同步方波的上升沿和下降沿，产生的两个尖脉冲分别对应同步方波信号正负半周的触发信号。采用该触发信号启动减法计数器开始减法计数，输入的直流电平Vcon通过A/D变换形成的数字量作为减法计算器的初值。当计算器减为零时，则产生移相后的尖脉冲触发信号，实现控制相位的目的。

2.3.2 频率漂移电路的基本原理
    移相触发电路的一个重要性能参数是能对输入的47 Hz～63 Hz三相同步信号进行识别，能够对输入漂移的频率进行实时跟踪，以减小触发误差[3]。在这个设计指标下，本文在芯片XH001的基础上加入频率漂移析出模块，其原理图如图6所示。输入的同步信号经过过零比较器输出矩形波，由CLOCK信号进行脉宽计数。计数器置一初值，当矩形波由高变低时，计数器计数完毕，此时寄存器存储的数值即为频漂的数字量。由该数字量控制分频比，形成CLKCTR信号。CLKCTR与CLOCK经过逻辑电路，形成CLK，在原CLOCK的基础上按照一定的比例扣除或者增加几个脉冲，使移相电路在计数时能够减缓和提高计数的速度。

    对频率漂移电路进行仿真，仿真时Vcon电压均采用0 V, 即移相0°，图7是无频率漂移电路的仿真模型，可以看到移相输出出现了漂移，不在是0°；图8是有频率漂移电路的仿真模型，可以看到移相输出的相位是正常的。

3 测试结果
3.1 噪声抑制测试
    改进的芯片经过流片可以看出抖动问题得到很好的解决。图9是无去抖动电路的波形，图10是有去抖动电路的波形。从两幅图的对比可以看出：输出的脉冲群在负半周多余的脉冲已经去掉，去抖动电路的效果显而易见。

3.2 频率漂移抑制测试
    对取样补偿频漂进行测试(测试时Vcon电压均采用2.5 V，即移相90°），没有加取样补偿频漂电路的波形如图11和图12所示，加取样补偿频漂电路后测试时记录下的波形如图13和图14所示。图11中未移相到90°就触发输出脉冲群，图12中移相超过90°才触发输出脉冲群，而图13和图14中刚好移相到90°触发输出脉冲群，其改进触发误差效果明显。因此证明了取样补偿电路对削减触发误差的功用。没有加取样补偿频漂电路，随着输入频率的改变，输出脉冲群的前沿与正弦波的过零点的距离保持恒定，说明只要控制的直流电平不变，则移相的绝对时间不变，这是应该避免的问题。而在测试时消除了该问题，移动的绝对时间随着输入的频率的改变而改变，而移相度数保持恒定。

    本文电路完全由数字电路组成，易于集成，对集成电路的工艺要求不高，产品的成品率高，而且电路简单，成本（芯片面积、调试成本）并没有增加很多，性能优越，具有重要的工程应用价值。
参考文献
[1] 冯晖，吴杰，韩志刚．一种数字控制的三相移相触发电路[J]．国外电子元器件，2008，(12)：21-23．
[2] 汤炜，林争辉，韩志刚．解决数字移相IC输入噪声问题的电路设计[J]．电力电子技术，2003，37（2）：29-31．
[3] 汤炜，林争辉．一种具有触发误差削减功能的数字移相集成电路[J]．微电子学，2003，33（4）：344-347．
[4] 艾伦P.E，霍恩伯格D.R．CMOS模拟电路设计[M].王正华，叶小琳，译．北京：科学出版社，1995．
[5] Cadence User Manual．Cadence，1997．