电子领域的工程人员，特别是汽车电子领域，必然将比以往遇到更多的有关EMC的问题。自无线电发明以来，无线电干扰现象几乎一直伴随其左右，在早期就催生了各种噪声抑制定义指引。EMC的另一部分——抗失真能力，却仅在约50年前才开始受到关注。无线电干扰不仅很讨厌，有时还可能带来严重后果。譬如，若汽车行驶到电视塔附近，就可能造成ABS或安全气囊出现故障。不只是车载电子控制单元的数量在增加，车内常用电子设备的数量也节节攀升，比如手机、便携式导航设备、无线耳机，而这些设备都可能带来干扰。更麻烦的是，这类设备越来越多地涌向市场，它们工作频率也越来越高。更高频率意味着较小的结构，也就可能相当于一根天线，即使对于小耦合电容，也需要考虑到交叉耦合的问题。因此，过去数十年中，业内越来越迫切地需要定义一定的规则。

现在，所有的汽车制造商都清楚了解EMC测试是汽车电子产品开发的重要组成部分，并且充分认识到EMC问题发现得越晚，付出的代价就越大。这就是在车内部署之前他们不仅需要进行汽车内部的终测 (final test)，还一定要求电子控制单元(ECU)测试，甚至依赖设计中所用集成电路的测试结果的原因。针对有害的电磁辐射以及电磁失真敏感度，全球已开发出了大量测试方法，同时涵盖了所有的集成度。过去10年中，各个标准化委员会均在IC级上投入了大量时间。作为一家半导体制造商，爱特梅尔所面对的主要是IC级和ECU级测试。不幸的是，目前不仅存在数目相当庞大的不同标准(对测试专业人员而言，也许并非好事)，而且，许多OEM运用这些标准的方式也有所差异。

辐射与敏感度测试主要分为两大类：辐射测量，涉及天线、耦合钳位、磁极或电极、带状线或TEM箱；利用某些端口的电耦合而进行的测量，测量或注入RF信号。

半导体公司主要处理IC级的测试，不过有些应用，比如汽车网络系统，还需要验证所使用的IC，如集成式总线线路收发器是否通过了某些模块级测试。“典型”的IC级EMC测试按照预先定义好的频率步长、驻留时间(dwell times)、测量带宽和检测器类型以及测量抗扰性，利用振幅已定义的未调制或AM调制RF信号来测量不同频段的辐射，同时频率以已定的步长变化。这些测试都遵循国际集成电路电磁辐射测试标准IEC 61967和集成电路电磁抗扰性标准IEC 62132。现在这些标准已补充有针对脉冲测量的新标准。

在PCB上，大部分IC级端口都设计为内部连接，仅有少数端口，比如电源引脚、总线线路或天线引脚，是外部连接的。虽然对本地端口(内部端口)EMC要求不那么严格，可对全局端口(外部端口)EMC要求却非常关键，因为其附带的电缆长度会增加不同线路之间的交叉耦合，或者是表现为RF信号无用天线。当然，有少数端口，比如总线线路端口，虽然从定义上看是外部端口，但大多数情况下是由应用来决定它们是作为本地端口还是全局端口。

幸运的是，稳健设计的电路与电路板版图不仅能够确保装配工作的更顺利和更可靠，而且大多数情况下还有助于获得所需的电磁辐射和抗扰性能。那么，如何才能实现稳健的电路设计呢？当然有一些通用规则可帮助提高电路的EMC性能：

• 需要慎重考虑开发应用实际需要什么样的时钟频率。应该选择尽可能低的时钟频率，因为这是减小电磁辐射的首要措施。

• 高阻抗端口易受RF干扰的影响；因此，应该在可接受范围内采用尽可能小的阻抗，或者是为RF干扰提供一条到GND的路径。如果集成电路上某些GND引脚与特定的VCC引脚或端口有关，则在放置去耦电容时应该考虑到这一点。需要特别注意ECU的外部连接端口——如可能，应计划对GND和串联电阻采用去耦电容，电阻一般在10 到100Ω范围，若阻值过高，会形成一个有效的滤波器，且导致DC信号的电压降更大。如果特殊端口的辐射成问题，电阻的一端连接端口，另一端连接电容。要保护端口免受RF干扰，则应该反过来安排元件。对于10MHz以上的频率，使用铁氧体磁珠可能比仅使用小电阻更有效，而且前者还有一个优点，即DC阻抗可忽略不计，这意味着电路不会产生电压降。

• 需注意的是，在较高频率下，电容器的作用不仅限于电容，它还包含一些固有的内建寄生成分，比如串联电感和电阻(被称为等效串联阻抗(equivalent series resistance, ESR))，这里只例举了会带来负面影响的最重要的元件。鉴于去耦电容的正确选择与放置如此至关重要，下面将予以详细讨论。

• 此外，电阻也必需被视为更复杂的元件(主要依赖于结构类型及阻值)。幸运的是，对于典型的小阻值薄膜电阻，在用于构成EMC滤波器时，在1GHz以下频率，它对寄生元件的影响都基本上是微不足道的。

• 在开发PCB版图时，不同电路模块的布局方法如下：灵敏输入的周围应留足够的空间给大振幅和/或高频的开关信号，因为这些信号可能产生干扰。板上并行走线会在这些走线上的信号之间造成充分的耦合，如果不想要这类耦合，可在走线之间插入一定的GND区域；倘若这些走线在不同层面相互交叉，让它们垂直相交，以使耦合面积最小。使走线尽可能地短，尤其是那些快速传输RF或开关信号的走线。电路的关键部分，比如调谐器，可能需要屏蔽。应该考虑到电路产生的或暴露在其下的最高频率，关键连接的走线长度需小于波长的1/10。有两点必须谨记：首先，由于电路板材料的εr(对FR4，一般在4.5左右)，PCB上的波长λ变短；不过，因为微带线的电场有一部分处于自由空间中，故有效εr将稍小一些。对于3GHz的频率，公式为



于是，走线长度等于λ/10，约50mm。其次，电路的最高频率由最大斜坡(slope)决定。所以，如果设计的某些部分工作在1MHz下，但斜坡为1ns，则PCB上的频率至少500MHz。

• 差分信号的布线必须彼此靠近，两条线路的走线长度相同。避免形成大回路，并且记住返回电流的路径。回路的面积越大，敏感性越高，频率越低，可能对电路造成影响。这个规律对辐射也同样有效——构成RF电流流经回路的任何走线都相当于一个回路天线。

• 接地层应该尽可能稳健地设计，最好使用带专用于GND层和电源层的多层PCB。一般来说，信号层位于PCB的顶部和底部，GND/电源层在内层。使信号层与邻近GND/电源层之间的距离保持最小是很有利的。这么做，即使对很薄的连接，也有助于获得比较低的走线阻抗。GND层上应避免凹槽，以防形成有害的开槽天线(slot antenna)。此外，还应避免形成小“岛”，不同的GND区域必需通过足够数目的通孔连接起来(对大多数设计而言，每3mm到5mm一个通孔已足够)。

• 在开发电路板时，各层间的跳线应尽可能减少。每一个通孔，尤其是从顶层到底层的“长”通孔，都包含一定的电感，根据经验，其在0.5nH 到 1nH范围。去耦电容的GND连接需要特别注意。爱特梅尔强烈推荐在靠近每个电容处放置几个并联通孔。

电容器的等效电路模型

最简单的电容器等效电路模型只包含一个额定电容器、一个等效串联电阻(ESR)和一个寄生串联电感的串联。其中，ESR决定电容器的串联谐振所能达到的最低阻抗。在这个串联谐振频率点之上，电容器的阻抗随频率上升，电容器表现为电感的特性。较为复杂的模型还包含图1中灰线连接的元件Cp 和 Rp。这时经过修改的等效电路显示出Cp、 Rp将与电容器、ESR及寄生电感的整个串联进行并联，这仅仅是一个变换各个固有元件的值的问题。寄生电感与Cp形成一个并联谐振电路，其常常被忽略，因为典型SMD陶瓷电容器的这种并联谐振只在数GHz频率下才出现。

图1 电容的等效电路


图2 电阻的等效电路
电容器的串联谐振频率取决于电容器的类型(电解电容器、箔电容器、陶瓷电容器)、机械尺寸(轴向、半径、SMD、尺寸大小)，当然还有电容值。对于陶瓷类型，电容越高，串联谐振频率越低。因此，在用作去耦目的时最好不要只采用单个电容器，而应同时使用两个或数个电容以实现宽带去耦。例如，对于较低频率，常常推荐选配10nF的电容；对于较高频率，则选配100pF电容。下面将分析这样做是否可取。一个非常基本的线性RF仿真工具就足以演示之；对此甚至还有专门的免费软件工具。许多陶瓷电容器制造商都提供有产品的S参数文件，建议使用这些数据。图3所示为从50Ω的走线到GND并联放置上述两个电容器时，电容的衰减情况。

这看起来颇能够让人接受。对20MHz与远大于1GHz之间的频率，可获得至少30dB的衰减。如果采用大于50Ω的参考阻抗，结果会更好。在比较理想的情况下，可以到此为止了。但其实不然。在实际中，电容器不可能与GND，或者与走线或焊点完美连接，需要去耦。PCB上的每一个走线的行为都相当于一条传输线，其阻抗主要取决于走线宽度、PCB的厚度，在使用多层PCB的情况下，还与信号层和GND层之间的距离、其到相邻GND区域的距离以及PCB材料的介电常数εr有关。针对这一问题，有一些专门的书籍和免费计算工具可作为指南。若走线宽度为0.2mm，GND 区域与走线的距离 >0.5mm，且εr= 4.7，对于两层板(1.6mm标准厚度)，阻抗将远大于100Ω，对于信号层和GND层之间距离为150µm的多层板，阻抗近50Ω。

图3 两个容值分别为10nF 和 100pF的陶瓷电容器并联在50Ω系统中的衰减


图4 2个10nF 和 100pF的陶瓷电容并联在连接走线包含寄生成分的50Ω系统中时的衰减

红色：电容间及与其GND通孔间距离为10mm，每个电容一个GND通孔，走线宽度为0.2mm，顶层到GND层的板厚度为1.6mm。

绿色：优化结果，电容间距离为5mm，电容与其GND通孔之间距离为1mm，每个电容两个GND通孔，走线宽度为0.2mm，顶层到内部GND层的板厚度为0.15mm。

观察图4中的红色曲线，可明显看到其与前面的图不一样。图4显示了若电路板布局不够好，去耦性能会如何变化。对红色曲线，假设如下：标准两层PCB，电容器之间及与其GND通孔间的距离为10mm，且每个电容仅一个GND通孔。现在，在130MHz附近存在一个非常有害的谐振，衰减仅6dB。图4中的绿线表示经改进后的电路板版图的性能：现在采用多层板，两个电容彼此更接近，且每一个电容有两个GND通孔，距离各自的电容器仅1mm。结果获得的去耦性能有大幅度提高，但似乎仍有进一步改进的空间。

从这个例子我们学到：首先，去耦电容必需尽量彼此靠近，并尽量靠近需要去耦的元件。其次，采用GND层就在信号层之下的多层PCB很有帮助。另外，在选择电容之前，最好利用“真实的”电容做一些仿真，而不是凭直觉和经验进行尝试。在创新性的版图设计中，甚至只需一组集中式电容即可对较大区域进行去耦——然而，不应该在全面仿真之前就贸然行事。

如本文所述，汽车制造商开始认识到，EMC问题发现得越晚，成本就越高。工程师在自己的开发工作中，可以从这种认识里大获裨益。若在设计电路时就考虑到EMC的行为，那么在EMC鉴定测试期间，就一定可以避免许多麻烦事的发生。说了这么多，如果即使测试之前进行了仔细的演练，设计还是没有通过EMC测试的话，需要做些什么呢？换言之，万一缺乏项目中EMC评估所需的足够的时间、预算或经验，可以做些什么来改善事态呢？

答案是：并没有标准流程可供参考。如果存在辐射问题，不妨采用场探针来检测电路上的任何可能“热点”。或者，若速度够快，可把短隔离线连接到PCB上的某些“可疑”点，重新执行某个失败了的辐射测量。如果找出一个问题点，激励数目将增加，立即会在已连接的接收仪器上明显地反映出来。如果设计在敏感性方面的性能很差，就必须考虑到电路的哪些部分会受到影响(这可能常常是由抗扰性测量期间出现的故障所致)，而且耦合路径必须确定。一旦查明电路的问题部分，可采用上述技巧来提高EMC性能。在这一点上，一个关键考虑事项是有效去耦需要一个可靠的GND区域。如果缺乏，重新设计电路板可能还更容易一些；若在实验室，则可以增加一些铜片来便于更深入的优化测量。

希望本文已阐释清楚，关于EMC，根本没有任何不可捉摸的事情，它就属于应用物理学范畴。然而，无疑地，即使使用了非常精密复杂的电磁仿真工具，我们关于耦合机制尤其是其参数的知识，也往往是不准确的，有时是不完整的。因此，在工艺方面，总是存在一些不可预估的东西(或不确定性)。而在这一专业学科里，这些不可预估性也是我们每天都会遇到的挑战。