摘  要： 阐述了用单片机实现同时解调多路IRIG-B码的应用设计，利用单片机中断查询的方法，以有限的单片机资源实现最多可同时解调8路IRIG-B码。
关键词： IRIG-B码；时间码；B(AC)码；B(DC)码；码元；同步误差

　IRIG-B码(以下简称B码)是美国靶场测量组推荐的格式时间码之一，该码在世界各国靶场应用广泛。B码又分为直流码IRIG-B(DC)码(以下简称DC码)和交流码IRIG-B(AC)码(以下简称AC码)，DC码传输距离小但授时同步误差小，AC码传输远但授时同步误差相对较大。详细的B码波形及信息定义请参阅参考文献[1]。B码授时需要授时终端回送B码作为自动测量和监控同步误差的依据。因此，在点对多B码授时体系中，将存在一台设备同时解调多路B码现象，用单片机完成多路B码解调任务具有节省硬件资源、控制灵活等特点。本文以W78E058B单片机为基础，提出了基于单片机的多路解调IRIG-B码的应用设计方法。
1 设计原理
1.1 B码授时原理
　时间终端设备通过接收B码授时，同时产生B码回送上级时间设备，上级时间设备负责送出授时B码并测量时延和监视授时情况，如图1所示。时间终端设备解调授时B码得到时、分、秒等时间信息和秒头，用于B码同步；时间设备解调回送B码得到时、分、秒等时间信息和秒头，用于测量B码环路时延并监视授时情况，如图2所示。

1.2 单片机解码原理
　AC码经解调电路解调得到DC码，单片机通过解读DC码可以得到B码信息。DC码信息由基本码元组成，每码元占用10 ms的时间宽度。码元含义依据高低电平宽度来定义，分为“0码”、“1码”和“P码”，如图3所示。

    用1 kHz信号作为外中断源，中断服务程序对各路DC码高低电平分别计数，计数结果作为判定码元信息位的依据。

1.3 容错机制
　计数用的1 kHz信号由本地时钟分频产生，其与各路DC码存在相位漂移。当1 kHz和DC码的边沿非常接近时会存在冒险现象，这将使计数结果可能出现±1的偏差。例如，高电平实际宽度为2 ms，出现冒险时，可能误计为1 ms或3 ms。因此，设计容错机制为：计数结果为1 ms、2 ms、3 ms时，判定为0码；计数结果为4 ms、5 ms、6 ms时，判定为1码；计数结果为7 ms、8 ms、9 ms时，判定为P码。理论和实践证明，此容错机制有效率为100%。
2 应用设计
2.1 硬件设计
　用W78E058B单片机来实现解码(最多可同时解调8路B码)。端口分配为：P0口用作数据端口和低位地址口，P1口输入8路DC码，P2口低4位作为高位地址口，高4位和P4口作为8路解码秒头标志信号出。本地1 kHz接入INT0作为单片机解码中断服务程序触发中断源，中断服务程序中依次对8路DC码计数识别，解读到的B码信息由P0口写入专用双口RAM芯片。解码秒头标志信号与相应的DC码经触发装置得到对应某路解调秒头信号。至此8路B码解调硬件设计任务完成。
2.2 软件实现
2.2.1 单片机初始化
　开启辅助RAM区AUX-RAM，共256 B，存放8路前一秒B码信息，每路每秒B码信息占用10 B，8路B码信息需80 B。
CHPNER      EQU        F6H
CHPCON      EQU        BFH
MOV          CHPNER，#87H
MOV          CHPCON，#59H
ORL          CHPCON，#00010000B；打开AUX-RAM
MOV          CHPCON，#00H
　P4口默认为I/O端口，可不设置。INT0设置为负边沿触发中断方式。
2.2.2 中断服务程序
　中断服务程序ZDINT0依次对8路DC码(P1口)进行信息解读，每路解读程序流程如图4所示。

　本理论是在多年实践的基础上提出来的，并且在研制时间设备对时同步检测仪过程采用了该技术，经设备运行和实际使用环境检测符合设计要求，该设计性能良好。如果用更高配置的CPU来代替W78E058B，则CPU剩余的资源还可以完成时间设备的其他功能任务。在点对多时间体系中，时间设备可以减少大量的硬件资源，设备在完成相同功能的情况下完全可以做到小型化，而且设备在维修性、可靠性和灵活性方面也有很大的提高。
参考文献
[1] 国防科学技术工业委员会.B时间码接口终端[S].GJB2991-97，1997：2-3.