摘  要： 提出了一种基于CPLD和DDS芯片AD9852的信号模拟器的设计方案。通过串口通信，CPLD对信号的相位、频率、幅度及类型等重要参数进行接收及相应处理，输出AD9852所需的控制字及对应内部寄存器地址，并触发AD9852生成所需的各种信号。该设计方案能够输出单频、FSK、RFSK、Chirp、BPSK信号，具有较高的应用价值。 

    关键词： 信号模拟器； CPLD； AD9852； VHDL

    在通信、雷达、电子对抗等电子系统的研究过程中，高性能的信号模拟器使得系统可以分模块展开并行研究，从而缩短研究周期，节省研制经费，并对这些系统的主要指标和最终性能起着决定性的影响。随着现代数字电路以及超大规模集成电路（VLSI）的发展，一些新的采用DDS技术的信号模拟器被广泛研究。相比于传统的模拟方法，采用数字技术的系统将较少地受到温度变化的影响，并且只需要通过改变数字系统的参数，就可以实现对输出信号的控制^[1]。 

1 AD9852的组成及功能 

    AD公司生产的AD9852是具有高集成度的DDS芯片，它使用的是0.35μm CMOS技术，工作电压为3.3V；其时钟高达300MHz，内部含有4～20倍可编程参考时钟倍乘器，参考时钟可以单端或差分输入。DDS的核心部件包括双向48位可编程频率寄存器、双向14位可编程相位寄存器和正弦查询表（使其频率分辨率到微赫兹，相位分辨率到0.022°，相位截断到17位) 以及12位的高速高性能的D/A转换器。控制接口简单：10MHz的串行两线或三线外围接口，100MHz的8位并行数据接口。本设计采用的是并行的数据传输模式。 

    AD9852内部具有两大类寄存器：数据寄存器和控制寄存器，其对应的地址如表1所示。 

    其中，控制寄存器分别为节能控制寄存器IDH、时钟控制寄存器IEH、旁路控制寄存器20H和工作模式寄存器IFH。 

2 信号模拟器系统组成 

    根据DDS的工作原理及信号模拟器的技术要求，信号的生成与模拟通常是对频率、相位、幅度及类型等参数进行设置。 

该模拟器以PC为软件平台，用户通过上位机软件将信号的各种参数进行数据转化，并按顺序依次通过串口传送给信号模拟器的硬件电路。该模拟器硬件电路的核心部件由CPLD和AD9852组成。其中CPLD芯片EPM7128SQI100-10实现对硬件电路的总体控制，主要完成两方面的工作：对串口所传输的信号的各参数进行接收，实现异步串行通信UART；对所接收的数据进行提取和转换，输出AD9852所需控制字及相应内部寄存器的地址，同时输出触发信号，实现对AD9852的控制。其总体原理如图1所示。

2.1  基于VHDL的串口通信 

    本系统采用的UART传输格式是1位为“0”的起始位、1位为“1”的停止位和8位数据位，当采样寄存器检测到RXD引脚上的电平从“1”到“0”负跳变时，启动控制器以接收数据。根据奈奎斯特定理，采用16倍频的时钟信号对数据进行采样，在每一位信号的中央采样三次，通过三次采样中至少两次相同的值来确定该位数据，以减小干扰的影响。对所接收的每一帧的8位数据进行串并转换，将其并行输出。如果起始位接收到的值不为“0”，则为无效起始位，复位接收电路^[2]。其具体程序流程如图2所示。 

2.2  CPLD控制AD9852模块 

    根据DDS芯片AD9852各引脚及内部寄存器相关功能， CPLD按照以下流程实现对AD9852的控制。其程序流程如图3所示。

    (1)当开始接收数据时，CPLD为MASTER RESET引脚产生一个逻辑为“1”的高电平，且保持至少10个系统时钟周期，上电复位使芯片正常工作。 

    (2)采用并行输入方式，CPLD每次将所接收的一帧数据中间8位同时输出，并赋给AD9852的D7～D0并行数据输入口。 

    (3) 对所接收的第一帧有效数据的bit3～bit1这三位数据进行判断，确定DDS的工作模式：Single Tone(000)，FSK（001）、RAMPED FSK（010）、Chirp（011）、BPSK(100)。 

    (4)根据不同的工作模式，CPLD按顺序依次输出接收数据所对应的AD9852内部寄存器的地址，并赋给其A5～A0的6位并行地址输入口。表2为各工作模式下所需使用的内部寄存器相关功能^[3]。 

    (5)在传输一帧数据的最后一位即停止位时，CPLD产生一个单脉冲信号，加在AD9852的WRB端口。在脉冲上升沿到来时，将D7～D0端口数据写入到此时A5～A0所指示的数据寄存器中。 

    (6) 为了对输出信号模式加以控制，CPLD 为AD9852的FSK/BPSK/HOLD引脚产生逻辑值为“1”或“0”的信号。FSK模式时，初始频率设为逻辑低；BPSK模式时，相位1为逻辑低，相位2为逻辑高；线性调频模式时，若此引脚为高，则HOLD功能使频率累加器保持当前频率暂停扫频；为低，继续扫频。 

    (7)当各种工作模式下所需的数据都写入端口缓冲器中，在I/O UD引脚上加一个至少持续8个系统时钟周期（SYSTEM CLOCK）的高电平，将数据寄存器中的数据送入AD9852的内部进行处理。 

    (8) 经过DA转换，输出模拟信号。 

    图4为Chirp扫频工作模式下CPLD的时序仿真结果。其中，RXD：CPLD接收到的信号；RST：CPLD初始信号；CLKSCI：CPLD的时钟信号。而CPLD的输出信号都用于实现对AD9852的控制。WR：DDS的写信号；WMDT：工作模式信号；IOUT：频率更新信号；MASTERRESET：DDS初始复位信号；D7～D0：控制字；A5～A0：内部寄存器地址。 

3 电路设计要点 

    该硬件电路使用ByteBlaster并口下载电缆将计算机中的配置信息传送到PCB板上，对CPLD进行编程。其配置模式为边界扫描模式（JTAG）。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。PCB板上的10针插头的3、5、7、9针通过信号线，分别与CPLD芯片上的TDI、TDO、TMS、TCK引脚相连。这几根信号线用于JTAG模式在线编程。 

    AD9852采用的是CMOS工艺，供电电压为3.3V。将CPLD的VCCINT内核电压设为5V，其VCCIO输入输出电压设为3.3V,即可实现CPLD对AD9852的直接控制，免去TTL电路和CMOS电路的电平转换问题。同时，由于DDS的参考信号应为1.6V的直流电平，因此在参考信号输入到单端参考时钟REFCLK端之前，应先经过电阻分压。使用一个可调电阻不仅可以微调REFCLK端对地的电阻，也可调节REFCLK的直流电位^[4]。 

    AD9852所产生的信号直接由器件内部的DAC输出，由于内部不含低通滤波器，故要对其输出信号进行滤波处理。AD9852输出信号的幅度范围较小，为了让输出信号幅度能够满足不同的应用需求，可采用先衰减后放大的方法控制信号幅度(功率)。 

    该硬件电路中既含有数字信号的采集与处理，也含有模拟信号的生成及调理，属于数模混合系统。以下为在设计PCB板时的注意事项。 

    (1)对器件进行摆放时，应将数字器件与模拟器件分开以减少相互之间的影响，降低噪声。 

    (2)不允许数字信号跨越模拟区和数字区，以免破坏模拟区域的完整性。 

    (3)EPM7128SQI100有2个VCCINT引脚和6个VCCIO引脚，可在这些引脚都分别并联上退耦电容。退耦电容可以滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路，还可以防止电源携带的噪声对电路构成干扰，并为这些引脚提供蓄能电容。这些退耦电容可布在底层，以节省空间。使用过孔将其一端与最近的芯片电源引脚相连，另一端与数字地DGND相连。 

    (4)AD9852需连接DVDD和AVDD的引脚各9个。为了给AD9852提供一个局部的直流电源，以减少开关噪声对器件的影响，同样将这18个引脚都并联上了退耦电容。由于AD9852是一个数模混合器件，对电源和地的走线有较高要求。因此退耦电容在底层需要进行合理摆放，使得DVDD和AVDD分别构成两个单独的回路。DVDD的退耦电容，应与DGND相连；AVDD退耦电容，应与模拟地AGND相连。 

    (5)PCB板应采用大面积敷铜。敷铜和地线相连，降低地线的电阻，减小压降，以增加抗干扰的能力。由于该电路中AD9852采用20MHz有源晶振，通过15倍频，其内部得到的是300MHz的系统时钟。在这样高频的情况下，需要将数字地和模拟地分开来敷铜，然后用一个零欧姆的电阻将AGND与DGND连接起来。 

    实验证明，基于CPLD和AD9852的信号模拟器，工作稳定，能输出Single-Tone、FSK、Ramped FSK、BPSK、Chirp等多种形式的信号，控制方法简便，频率转换速度快，输出频率分辨率高。因此具有很高的实用价值。 

参考文献 

[1] WAN Yong Lun, LU You Xin, SI Qiang, et al. Study of ultra-wideband radar signals-generated technology using  two-channel signal generator. Journal of Systems Engineering and Electronics, 2007,18(4):710-715. 

[2] 石书义. RS232通信方式控制的电子琴电路的CPLD设计[D]. 重庆：重庆大学， 2003. 

[3] Analog Devices. CMOS 180MHz DDS/DAC Synthesizer AD9852，2001 

[4] 渠丽娟，唐小宏.用PIC单片机控制DDS芯片AD9852实现雷达跳频系统.电子技术应用，2003,29(1):69-71.