《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 设计应用 > 脱机的LED显示控制系统设计
脱机的LED显示控制系统设计
来源:微型机与应用2011年第10期
李兴红, 张 冬, 赵 丽, 赵 悦
(1. 成都理工大学 工程技术学院, 四川 成都 614007)
摘要: LED显示屏作为高科技产品广泛应用于诸多领域,但在应用中也逐渐暴露出不足,如每台LED文字显示屏需要一台计算机控制等。提出了一种不携带计算机的低成本LED文字显示屏的控制系统,并给出完整可行的系统硬件设计方案。
Abstract:
Key words :

摘  要:  LED显示屏作为高科技产品广泛应用于诸多领域,但在应用中也逐渐暴露出不足,如每台LED文字显示屏需要一台计算机控制等。提出了一种不携带计算机的低成本LED文字显示屏的控制系统,并给出完整可行的系统硬件设计方案。
关键词: LED显示屏; 控制电路; 硬件设计

1 系统简述
    LED图文显示屏系统主要包括主控电路和LED屏体驱动电路两部分。主控电路负责接收、更新、存储以及处理待显示的信息,刷新显示RAM内容,向LED屏体驱动电路传送数据;LED屏体驱动电路负责点阵的逐行动态扫描,以及扫描控制信号、列数据信号的功率驱动。
1.1  LED显示屏系统组成
    在硬件控制电路中,采用了DSP+CPLD/FPGA的设计结构,使主控系统具有较高的集成度,去掉了计算机部分。本设计的LED控制系统以TMS320LF2407为核心控制芯片,以可编程逻辑器件EP1K30为辅助控制芯片来实现系统功能,系统框图如图1所示。

1.2 LED显示屏驱动电路设计
 在LED显示屏中利用视觉惰性改善驱动电路的设计,形成动态扫描驱动方式。由于显示数据通常以字节的形式顺序存放在控制系统的存储器中,因此,在行扫描列控制显示时,把显示数据从存储器中取出传送到每一行对应的列驱动器上。由于本系统中LED显示屏列数较多,因此从控制电路到列驱动器的数据传输采用串行传输方式[1]。
 对于串行传输来说,数据要经过并行到串行和串行到并行两次变换,因此列数据的准备时间可能相当长;在行扫描周期确定的情况下,留给行显示的时间就少一些,影响到LED的亮度,为此采用重叠处理的方法:即在显示本行各列数据的同时,准备下一行的列数据,这就需要列数据的显示具有锁存功能,本系统采用74HC595来实现。
1.3 基于DSP系统的LED显示屏控制电路硬件设计
 本系统采用DSP+RAM+FPGA结构来设计脱机LED显示控制系统,系统总体方案如图2所示, 选用TMS320
LF2407A[2]芯片作为LED显示屏控制系统的微处理器。

 其中的通信模块和信息存储器主要完成显示信息的存储和更新;汉字库用于存储各种字体的国标汉字,采用查表的方式调用需要显示的汉字点阵数据,数据/程序存储器用于数据缓存以及系统调试时的程序存储;可编程逻辑器件产生显示控制逻辑、访问显示缓冲区的读写控制逻辑以及各个模块之间进行切换的控制逻辑,将显示数据从显示存储器内读出并写入相应的显示驱动器进行动态显示。
1.3.1 串行通信模块设计
 TMS320LF2407A自带的SCI模块[3],支持CPU与其他使用标准格式的异步外设之间的数字通信。在主控系统,设计了RS232异步串行通信方式和基于GSM模块的短消息无线传输方式。
1.3.2 外部存储器的扩展和信息存储模块的设计
     在DSP中有32 KB的Flash程序存储器,544 B双口RAM和2 KB的单口RAM。为避免从信息显示存储器提取数据送屏幕显示时存在大量的高速数据搬移,出现上一次数据还没有处理完,下一次搬移就发生,从而造成数据丢失,因此在高速数据搬移时需要采取缓冲技术。本设计选用CYPRESS公司的型号为CY7C1021的静态RAM作为缓存器。而系统的存储模块采用AM29F016D,由于AT89C55外扩的数据存储器可寻址地址范围是0x0000-0xFFFF,而LED显示系统需要的存储空间远大于64 KB,因此采用分页寻址。
2 基于FPGA的系统时序电路设计
    基于系统整体考虑,该控制系统时序的原理框图如图3所示,根据读写转换开关中的地址选择器、读写信号产生器、读写选择器来决定写数据、写地址以及读数据与读地址的连接,同时产生相应的扫描控制信号。

 

 

2.1 显示存储器模块的逻辑设计
 系统采用两组SRAM,两组SRAM交替读写,在选择显示存储器的大小时,考虑到控制系统最大的驱动LED显示屏为256行x1 024列[3],红绿双色,则一帧数据量最大为64 KB,为方便系统的升级,选用128 KB的静态存储器。为保证显示的数据与LED屏驱动电路传输的数据同步,在系统中采用快速页码切换方式,通过控制两组SRAM组的读写来完成显示信息向LED显示屏驱动电路显示信号的转换。具体对哪个显示存储器操作可以通过读写选择器、地址选择器一起控制,其流向控制器如图4所示。

     在读写控制器作用下,再配以正确的地址才能准确地从显示存储器读写数据。这由地址选择器完成,地址选择器的设计如图5所示,2×16 MUX模块为16 bit选择器,输入端为16 bit的读写地址Q[15..0],A[15..0],SEL为选择控制信号,由DSP的通用I/O口PB4控制,结合读写控制模块的分析:设快速切换的两组SRAM位为X、Y。当PB4为高电平时,写存储器X,读存储器Y,通过读写控制器,把存储器Y读出数据发送给读地址发生器,把要写入的数据发送给存储器X,地址选择器匹配以正确的读写地址。为了确保一帧数据传送完以后,才传输另一帧数据,通过DSP的PB7把控制信号读出,只有当PB7和PB4一致时,才开始另一帧数据的传送。

2.2 LED显示屏分区
 根据屏体的驱动电路以及分区方式,本系统将整屏256行×1 024列像素点阵分为16个分区[4],为了降低控制系统到屏体的信号传输频率,采用16个分区同时传输的方法。两片74HC595连成16 bit的串/并转换电路,但因为要求各分区的数据分别存储于不同的存储器,从而大大增加了所需静态存储器的数量。为了解决传输信号频率与存储器数量之间的矛盾,采用下面的方法来完成LED大屏幕显示数据的读出:把16个分区的红、绿数据存于同一个存储器,按照这种各分区分行扫描的方式,完成整个LED大屏幕的扫描显示。其控制电路如图6所示。

2.3 显示存储器扫描时序控制电路
    显示存储器扫描时序控制电路部分功能主要包括以下几方面:(1)协调两套帧存储器的读写控制:即一组用于接收前一级传过来的一帧完整的数据,另一组用于为后一级读提供数据。这样两组显示存储器轮流交替被读写,以保证系统连续工作。(2)数据I/O口、地址总线接口和读写使能信号等,都要受场同步以及像素时钟的协调控制。(3)产生读存储器的地址和写存储器地址、控制数据口数据的双向流动以及产生读写控制信号。
3 仿真结果设计
    其主要扫描控制信号仿真局部示意图如图7所示。

    本系统的硬件控制电路采用了目前较为流行的DSP+CPLD/FPGA设计结构,使主控系统具有较高的集成度,脱离了计算机,从而提高了系统的可靠性、保密性和易维护性,更有利于系统的升级换代。
参考文献
[1] 张华,樊庆文,石华刚,等.一种经济型大屏幕LED显示系统[J].自动化信息,2002,1:25-26.
[2] 刘和平,王维俊,江渝,等. TMS320LF240x DSP C语言开发应用[M]. 北京航空航天大学出版社,2003.
[3] 诸昌铃.LED显示屏系统原理及工程技术[M].成都:成都电子科技大学出版社,2000.
[4] KURDTHONGMEE W. Design and implementation of an  FPGA-based multiple-color LED display, Elesevier.B.V, 2004.