1 实序列IFFT并行运算原理
　　进行N点实数X(k)的IFFT 运算时,一般的方法是把实数数据当作虚部为0的复数数据来处理。由于这种函数的时域呈现如式1所示的复数共轭对称的性质，所以运算所需的2N个存储单元中有一半是多余的，并且所耗的运算量与复数IFFT相同，没有达到优化设计的目的。为了节约DSP 片内资源并且加快运算速度，可以将两行实序列组合为复序列进行处理。设有两个N点的实序列X(k)与Y(k)，整合为复序列Z(k)=X(k)+Y(k)j 。根据IDFT的线性和对称性可得X(k)与Y(k)处理结果x(n)、y(n)与Z(k)的结果z(n)的关系式，如式(2)、(3)所示。
　
　　这样就将x(n)、y(n)从z(n)中分离出来。该方法将运算速度提高了近一倍，并且运算需要的存储量减少了一半。
2 算法在Blackfin DSP上的实现
　　Blackfin系列DSP是ADI公司和Intel 公司合作推出的基于微信号体系结构(Micro Signal Architecture)技术的定点DSP，整合了传统体系结构DSP和RISC控制器的优点。该系列器件具有多级流水线结构，含有2个乘加运算(MAC)单元，并集成了大量的外围设备和存储器接口，每秒最高可执行1.2亿次乘加运算，适用于实时图像处理。由于在图像处理过程中经常会遇到对实序列进行离散傅里叶逆变换的问题，所以需要设计一种优化的实序列IFFT程序。下面选用Blackfin系列中的BF561进行实序列并行基-2 IFFT程序设计，该程序适用于Blackfin系列所有的DSP。算法程序采用汇编语言编写，可以通过C语言调用，具有良好的接口性能和可扩展性能。
2.1 实序列IFFT并行算法流程
　　在BF561上进行N点实序列基-2 IFFT运算流程如图2所示（N=2^m,m≥3），具体功能块描述如下：
　　(1)程序初始化。由于BF561为定点DSP，如果进行浮点运算（如“块浮点”运算^[7]）将会影响计算的实时性。所以对输入输出数据及旋转因子都做了定点处理，规定数据都为如图3所示的16位有符号小数格式(即Q15格式)。IFFT运算的旋转因子可由Matlab产生并以cos(2πk/N)、sin(2πk/N)（k=0,1,2……,2^m-1)的格式进行实部、虚部交替排列成表，通过“#include”语句填充到BF561上的L1数据SRAM中，需要N字节容量存储空间。L1数据SRAM以内核速度访问，使得查表的速度达到最快。在L1数据SRAM中开辟了4N字节容量的存储区进行中间结果的存放。

　　(2)将两行N点实数数据X(k)、Y(k)合并成为N点复数数据Z(k)，并完成复数数据的位反转操作。Blackfin DSP有专为IFFT算法设计的反序间接寻址，可实现增/减1或增/减一个变量的间接寻址方式，可以直接实现各种方式的位反转操作。
　　(3)计算N点复数数据基-2 IFFT运算的蝶形运算结构如图4所示。IFFT运算过程中需要大量的循环运算，而BF561支持“零开销的硬件循环控制”及“硬件循环缓存”功能，即利用硬件寻址功能实现循环构造，并且循环体的指令在每次执行后暂时存放在循环缓存中以备下次使用，极大地加快了循环运算速度。

　　(4)分离还原。根据式(2)、(3)将两行N点实数数据IFFT运算结果x(n)、y(n)从z(n)中分离出来。
2.2 利用并行指令进行程序设计
　　Blackfin系列DSP的多级流水线结构可以实现多个乘加及算术逻辑运算，并且可以实现运算与存储器读写的并行执行。充分利用指令的并行性可以加快IFFT的运算速度。
2.2.1 32位数据寄存器的并行操作
　　Blacfin DSP的数据寄存器可以作为一个32位字(Rn)或是2个16位半字(Rn.H与Rn.L)。并且由于Blackfin DSP具有2个MAC，所以在一个指令周期内可以进行4个16位半字的操作。利用该并行指令进行如图4的碟形运算的程序如式(4)、式(5)、式(6)所示，其中寄存器R1与R2的低位、高位分别存放Z₁(k)与Z₂(k)的实部、虚部，R3的低位、高位分别存放w_N^-k的实部、虚部。完成一次碟形运算只需要3个指令周期。

　　R1=R1+|+R2, R2=R1-|-R2(ASR);
  　    /*16位加减并行运算，结果右移一位*/         (4)
 　 A1=R2.L*R3.H, A0=R2.L*R3.L;
        /*16位乘法并行运算*/                       (5)
    R3.H=(A1+=R2.H*R3.L),R3.L=(A0-=R2.H*R3.H);
        /*16位乘法并行运算*/                       (6)
2.2.2 运算与存储器读写的并行指令
    Blackfin DSP支持下列3种并行指令语句：
　　(1) A 32-bit ALU/MAC instruction || A 16-bit instruction ||A 16-bit instruction;//
　　(2) A 32-bit ALU/MAC instruction || A 16-bit instruction; //
　　(3) MNOP || A 16-bit instruction || A 16-bit instruction; //

　　其中：(1)表示1个指令周期内可以同时执行一条32位逻辑/乘加运算及2条16位指令；(2)表示1个指令周期内可以同时执行1条32位逻辑/乘加运算及1条16位指令；(3)表示1个指令周期内可以同时执行2条16位指令。其中16位指令包括对数据的读取和存储指令。
　　结合上述两种并行指令的蝶形运算程序如式(7)、(8)、(9)所示。由程序可以看出：3个指令周期内不仅可以完成一次碟形运算，还可以实现旋转因子的查表读入、数据的读入和运算结果的储存等操作，大大减少了运算周期数。