《电子技术应用》
您所在的位置:首页 > 模拟设计 > 业界动态 > GLOBALFOUNDRIES硅晶验证28纳米AMS 生产设计 将为20纳米制程的双重图形提供数字和AMS支持

GLOBALFOUNDRIES硅晶验证28纳米AMS 生产设计 将为20纳米制程的双重图形提供数字和AMS支持

拓展和验证了28 纳米模拟/混合信号流程;对20 纳米的进一步支持跨越了初始资格的里程碑
2012-06-04

 

 

在下周于加利福尼亚州旧金山举办的设计自动化会议 (DAC) 上,GLOBALFOUNDRIES 拟利用前栅极(Gate First)高K金属栅级技术(HKMG)展示其28纳米超级功耗(SLP)技术改进的硅晶验证设计流程。该流程使用行业最新的设计自动化技术,为先进的模拟/混合信号(AMS)设计提供了全面可靠的支持。此外,公司还将推出与EDA 合作伙伴共同开发的设计流程,这两大流程均旨在验证20 纳米制程工艺的模拟和数字“双重图形感应”流程,该技术节点的硅晶验证有望于2013 年上半年完成。

 

GLOBALFOUNDRIES承诺在推出这两大流程前对其进行硅晶验证,这一结果令客户可以放心使用领先EDA 供应商提供的行业尖端设计工具套件、工具脚本和方法,进行已通过验证的28 纳米数字和模拟设计。通过对设计工具和IP 生态系统的充分利用,公司在开发针对先进节点(如20 纳米)的工作流程方面取得了长足进步,在门密度、性能和功耗等领域都处于领先地位。

 

GLOBALFOUNDRIES设计实践部门高级副总裁Mojy Chian 表示:“GLOBALFOUNDRIES很早就选择在开发工作上与设计实践伙伴共同协作,这一决定一直确保我们能够在流程技术领域处于领先地位并为客户提供优质可靠的解决方案。在28 纳米特别是20纳米制程中,为了应对从设计到制造过程中的关键挑战,工艺技术和设计工具流程必须环环相扣。我们与合作伙伴紧密合作,共同致力于发现能够应对挑战(如数字IC 的计时变动以及定制芯片中的布局依赖效应)的创新方法。这些最新的流程展现了GLOBALFOUNDRIES业务模式的优势,以及提供该级别晶圆解决方案所需的创新能力和专业素养。”

 

强化28 纳米制程的流程支持

GLOBALFOUNDRIES 28 纳米AMS 生产流程是由多个供应商提供的混合供货方流程支持工具,其中包括提供布局Virtuoso技术的Cadence、支持寄生提取(Parastic extraction)的Synopsys和Cadence,以及提供物理验证的Mentor Graphics。该流程是真正的整合型混合信号流程,可以完全支持基于Cadence的Encounter数字实现系统的数字实现模块。这一可靠方法可以通过生产标准单元将模拟IP 整合至数字SOC 设计。

 

该流程还包括了特定EDA 供应商Lorentz Solutions、Helic 和Integrand Software提供的电感合成和提取支持。它同时可以通过Solido Design Automation 的Variation Designer 平台进行快速变动感应分析,并支持Apache Design 的Totem 软件平台上的EM/IR 分析。Mentor Graphics的Calibre 工具套件提供了DRC 豁免流程。

 

28 纳米AMS 生产设计流程完全通过硅晶验证,其模拟设计的性能在300 Mhz 至3Ghz 的范围内均通过了验证。硅晶验证包括时钟占空比、峰峰抖动和关键模拟块的工作电流。

 

28 纳米流程对DRC+的支持进一步体现了GLOBALFOUNDRIES在可制造性设计(DFM)领域的领导地位。作为硅晶验证解决方案,DRC+超越了标准设计规则检测(DRC),同时,其采用的二维图形比对可以使复杂制造问题识别速度提升100 倍,并确保准确率。

 

作为设计流程支持的一部分,客户将收到整个设计数据库、详细文件、可执行的流程脚本、以及对制造硅晶的检测报告。上述流程与PDK 完整结合,由GLOBALFOUNDRIES维护和支持。

 

实现20 纳米制程中的双重图形

在20 纳米制程上,GLOBALFOUNDRIES及其设计实践合作伙伴一直关注着最新的关键制造问题,包括传统光刻技术的缺点以及对更为稳健的DFM 技术的需求。双重图形是一项关键要求,该技术可以将金属层分离至两个光罩,并在客户的设计流程中获得了最佳支持。

 

GLOBALFOUNDRIES针对20 纳米程序开发了两个完全可执行的20 纳米RTL2GDSII 流程,其中一个基于Synopsys旗下的Galaxy 工具套件,另一个则基于Cadence的Encounter 平台,它们都通过设计复杂的双重图形测试芯片的方式完成了硅晶验证。上述流程支持合成、感色布局布线、寄生提取、STA 和物理验证。分解和物理验证使用了Mentor Graphics的Calibre平台。该流程在设计流程的每个步骤中均支持双重图形的使用,包括“双重图形感应”布局、布线、优化、提取和物理验证。双重图形支持还允许客户选择自行分解不同的光罩或使用自动方式来分解光罩并分配色彩。

 

GLOBALFOUNDRIES参展DAC

在今年的设计自动化会议(DAC)上,GLOBALFOUNDRIES将在303 展位展示公司全球晶圆厂的产能、成熟且领先的技术解决方案、在DFM、PDK、模拟和数字参考流程上的设计实现领导地位、以及包括RF CMOS 和绿色OTP 在内的增值产品。公司还将举办丰富多彩的技术研讨会并邀请先进实施解决方案领域的工程师和科学家光临现场。此外,公司还将邀请设计服务、EDA 和IP 方面的GLOBALSOLUTIONS 合作伙伴进行授课。如需了解更多信息或报名参与课程,请访问:http://www.globalfoundries.com/dac2012/

 

关于GLOBALFOUNDRIES

GLOBALFOUNDRIES是全球首家真正拥有国际生产技术经验且能够提供全方位服务的半导体晶圆代工厂商。自2009年3月成立后,公司非常迅速地发展成为全球规模最大的代工厂之一,为超过150家客户提供先进技术和制造工艺的独特结合。GLOBALFOUNDRIES在新加坡、德国和美国设有制造中心,是世界上唯一跨三大洲提供灵活且安全的制造能力的代工厂。公司拥有3个300mm晶圆厂和5个200mm晶圆厂,提供从主流到尖端的完整工艺技术。公司的主要研发和设计设施位于美国、欧洲和亚洲半导体活动枢纽附近,以便为其全球制造业务提供支持。GLOBALFOUNDRIES隶属于Advanced Technology Investment Company (ATIC)。欲了解更多信息,请访问:http://www.globalfoundries.com

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。