横跨多重电子应用领域、全球领先的半导体供应商意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）与法国最著名的科研机构CEA-Leti宣布来自意法半导体与CEA-Leti的研究员团队荣获2012年Général Ferrié大奖。

    被认为法国电子研发领域最高荣誉的Général Ferrié大奖每年授予为电子技术发展及应用做出突出贡献的工程师或科学研发团队。

    此次获奖团队成员为来自Leti的Claire Fenouillet-Béranger和Olivier Faynot与来自意法半导体的Stéphane Monfray和Frédéric Bœuf，他们在FD-SOI（全耗尽绝缘体上硅）技术上取得重大突破而获此殊荣。FD-SOI技术可进一步缩小集成电路的尺寸。

    自上个世纪60年代初，半导体工业一直按照摩尔定律提高芯片的计算性能。根据摩尔定律，集成电路的晶体管数量每两年提高一倍。

    然而，今天半导体工业发展面临一个重大限制：一旦晶体管尺寸缩小至100纳米以下，晶体管的电气特性将越来越难以控制。意法半导体的先进多模块团队和Leti团队于本世纪初开始着手研发，经过多年努力，终于使量化新方法提高传统晶体管性能的程度成为了可能。

    随着时间的推移，研究人员提出了使用绝缘体上的超薄硅衬底上制造晶体管替代在无绝缘体的更厚的硅层上制造晶体管的概念，最终开发出全耗尽绝缘体上硅（FD-SOI）技术。这项平面技术采用传统技术已采纳的制程，而诸如FinFET等基于3D晶体管的方法需要彻底改变设计方法和制程。

    事实上，这四位研究人员能够验证FD-SOI技术选择的正确性，同时也可使该技术产业化。他们发现这项技术有三大优势：

·         制程非常接近现有标准技术（单晶硅衬底所用的“体效应”制造技术）

·         从体效应技术向FD-SOI技术移植电路设计较向FinFET技术容易很多，因为FD-SOI技术仍使用平面形状的晶体管

·         这项技术对移动应用非常有吸引力，如智能手机和平板电脑，这些应用要求高性能与低功耗

    Leti首席执行官Laurent Malier表示：“这项大奖认可了Leti在SOI领域20余年的研发努力。成功将这项技术开发至产业化水平，成为移动设备元器件备选制造工艺，实现出色的处理速度和功耗，这让我们感到非常骄傲”。

    意法半导体先进器件总监、IEEE研究员Thomas Skotnicki表示：“Claire、Frédéric、Olivier和Stéphane作为先进器件研发团队的核心成员，以坚强的毅力和品质验证不同的薄膜晶体管概念，克服了阻挡新技术产业化的所有障碍。”

    意法半导体执行副总裁兼前工序制造及工艺研发主管Joël Hartmann补充说：“在一个国际市场竞争激烈且企业竞相缩小元器件尺寸的工业环境中，看到CEA与意法半导体的长期合作取得成果让我感到特别骄傲。”

    于12月3日举行的颁奖典礼由SEE（法国电力、电子、信息技术与通信协会）主席Paul Friedel和法国科技协会顾问兼奖励殊荣委员会主席Erich Spitz主持。

    本项大奖是为纪念法国工程师、将军和无线电广播技术先驱Gustave-Auguste Ferrié（1868-1932）而设立，他是1904年在埃菲尔斜塔上安装无线电发射台的负责人。1917年，他的设备成功截获了间谍Mata Hari发送的情报，帮助法国政府终结了她的间谍活动。