基于相位敏感光时域反射计(Φ-OTDR)的光纤分布式扰动传感器相对于传统干涉仪型扰动传感器具有光路结构简单、定位算法易于实现、可检测多位置同时扰动等优点，在安防系统中有很好的发展前景[1]。目前针对Φ-OTDR传感方案的信号检测和处理算法主要采用累加相减法[2]，扰动的判定通过将采集信号送入上位机进行离线处理。而专门应用于该方案的检测系统还未见报道。

    本文针对Φ-OTDR传感方案阐述了一种基于FPGA的光纤分布式扰动传感器信号检测系统的设计与实现方法。该系统的主要功能包括信号的采集与处理、扰动信号的判别、液晶显示、数据存储以及USB通信功能。
1 信号检测系统结构与硬件设计
1.1 系统结构
    基于Φ-OTDR的光纤分布式扰动传感器通过检测传感光纤中光脉冲宽度范围内瑞利后向散射光的干涉信号光功率对应于时间轴的变化来探知待测量的变化[3]，其信号检测系统结构组成如图1所示。图中虚线外的部分为传感器光路部分，其光源为光纤激光器，线宽3.6 kHz，输出功率为100 mW，频率漂移约5 MHz/min。
    针对Φ-OTDR系统工作原理及信号特征，基于FPGA的光纤分布式扰动传感器信号检测系统可以分为5个模块：光电探测模块、前放电路及模/数转换模块、信号处理模块、扰动报警模块和数据存储模块。

    系统的工作原理是：瑞利后向散射的干涉光信号经过光电探测后转换为电信号，经过前置放大后再进行模/数转换，转为数字信号，最后送入信号处理模块进行阈值判断以实现扰动的判别。若有扰动发生时，则将数据存储、启动报警并给出扰动位置。
1.2 硬件设计
    系统硬件设计结构图如图2所示。

    目前所采用的数据处理算法较复杂，数据缓存量大。Xilinx公司的XC4VSX35芯片具有较强的信号处理能力，内部RAM高达3 456 KB，分布式RAM高达240 KB，可以满足设计要求。因此本文选择XC4VSX35作为中心数据处理芯片。
    光电探测器采用PIN-FET将光信号转换为电信号。基于Φ-OTDR的光纤分布式扰动传感器光信号工作波长为1 550 nm，PIN-FET接收组件的材料采用InGaAs，在1 550 nm处的响应度为0.97 A/W，跨阻为1 200 kΩ。
    光纤中的瑞利后向散射信号经过光电转换后输出的电信号较小，而系统要求的采样频率不低于20 MHz，因此A/D转换单元采用AD9235。AD9235是12 bit差分输入型A/D转换器，采用运放AD8138进行单端-差分转换。为节省分压电阻、降低电路的复杂性，AD8138的共模参考电压由AD9235的VREF端提供。AD9235的模式选择为二进制补码输出、2 V峰峰值差分输入，采用3.3 V供电方式。
    数据存储部分采用SAMSUNG公司的K9K4G16U0M，其具有1 GB的存储容量和40 MHz的理论存储速度，可满足系统存储需求。
    USB通信部分功能是：与其他设备进行数据交换或将数据传给上位机，提供高速可靠的数据传输通道。采用Cypress公司的EZ-USB FX2LP系列芯片CY7C68013A，其通用性强，开发简便，具有最高96 MB/s的瞬时传输速度，满足系统通信需求。
2 数据处理算法软件实现
    考虑到散射信号的随机变化和扰动的变化规律，系统采用连续等距累加相减的方法来提取扰动信息。选取若干周期的扰动检测信号等距切分为前后两部分，并将两部分信号分别进行累加平均以提高信噪比，再将前后两部分信号相减，进而对累加相减后的信号进行阈值判断。若超出阈值则报警并给出扰动位置信息；否则不报警并继续监测检测信号。因此，FPGA内部的数据处理部分主要包括：信号的多周期等距累加相减以及扰动的阈值判断。
2.1 信号的多周期等距累加相减
    FPGA内部采用4个简单的双端口RAM实现累加算法，其结构如图3所示。

    实验用传感光纤长度为20 km，调制频率为5 kHz，采样频率为20 MHz，则每个周期采样点数为4 000个点。取500个周期的信号分为前后各250个周期的两部分并分别累加平均。通过计数器1控制输入数据按周期分别写入双口RAM1和RAM2中，同时交替读出RAM2和RAM1中的数据传入加法器(adder)a端。如图3中虚线所示的过程如下：当向RAM1写入一个周期数据时，由RAM2读取数据并传给adder的a端。类似地，通过计数器2控制加法器的b端读入数据。两计数器的不同之处在于：计数器1最大计数值为4 000个周期点数；计数器2最大计数值为500个周期点数(200万个点)。初始时，adder的b端读取RAM3中的数据，并将计算后的数据存入RAM3中所读取数据的地址位置，实现数据的更新。循环运算即可实现前250周期的扰动信号累加。计数100万次后，将RAM3替换为RAM4，即可实现后250周期的信号累加。将RAM3与RAM4中的数据相减存入另一个存储器RAM5，则RAM5中的数据即为信号累加相减后的数据。
    通过前期估算，累加后的信号位数不会超过18 bit。因此，将RAM1和RAM2的读取数据位扩展至18 bit，将RAM3和RAM4的写数据宽度定为18 bit。
2.2 阈值判断与报警
    将上述等距累加相减后RAM5中的数据进行阈值判断(即将RAM5中的数据分别与给定阈值进行比较)。阈值的选择主要由光纤传感长度以及累加周期数决定，当数据大于给定阈值时，启动报警并在LCD上显示；若小于则不报警。通过测得扰动位置到脉冲发生起始位置的时间差即可定位。
    为实现传感范围内不同位置的多点定位，可根据定位精度要求将RAM5中的数据分为等长度的若干组，每组设置一个输出信号。若出现扰动，则将该输出信号置1，否则置0。根据各组输出的状态显示扰动区域。阈值判断结构如图4所示。

3 系统功能验证实验
    在ISE平台下，用Verilog HDL语言实现软件的编程。针对FPGA内部数据处理过程，系统功能验证实验主要包括多周期等距累加相减和阈值判断两个部分。
3.1 多周期等距累加相减部分功能验证实验
    采用本文2.1节中提到的实验参数，在传感光纤2 km处添加扰动。对系统信号进行采样，通过在线逻辑分析仪(Chipscope Pro)分别观察芯片内数据多周期等距累加后的结果以及前后两部分相减的结果。
    图5(a)为前250个周期信号的累加结果；图5(b)为前后两部分相减后得到的结果。图中横坐标表示每周期内采样点数，纵坐标表示光功率。图5(a)中光功率出现负值是由光电探测器本身的偏置造成的。为便于分析，图中的纵坐标刻度为10 nW/div。由图5可以明显看出扰动。

3.2 阈值判断部分功能验证实验

    由于脉冲发生时刻与采样起始时刻的非同步性导致图5中脉冲起始位置与每周期采样起始位置有一定的偏差，因此，需要先通过累加后的数据确定脉冲起始位置，然后再进行扰动信号的阈值判断与定位。在确定了脉冲起始位置以后，将累加相减后的数据从脉冲起始位置起等分为8个部分(即将传感光纤覆盖的整个检测区域分为8个部分)。根据图4，输出分别为a、b、c、d、e、f、g、h，并接至LCD。由图5(a)中的脉冲起始位置以及图5(b)中的扰动信号位置可以判断，扰动发生位置处于a区域。通过在线Chipscope Pro采集8个输出信号(如图6所示)。
    将阈值设定为0.5 ?滋W。由图6可以看出，a路信号输出置1，启动报警，同时不影响其他路的输出。
    以上实验证明，该检测系统内部信号处理部分可以实现等距累加相减以及阈值判断功能。
    本文阐述了一种基于FPGA的光纤分布式扰动传感器信号检测系统的设计与实现。采用多周期等距累加相减的检测算法，并通过阈值判断实现扰动信号的检测与多位置同时扰动定位。系统功能验证实验表明，该系统可以实现扰动信号检测和判别的功能。
参考文献
[1] 谢孔利，饶云江，冉曾令.基于大功率超窄线宽单模光纤激光器的Φ-光时域反射计光纤分布式传感系统[J].光学学报，2008，28(3)：569-572.
[2] 杨士宁.基于Φ-OTDR的分布式光纤扰动传感系统定位技术研究[D].北京：北京航空航天大学，2011.
[3] MADSEN C K，BAE T，SNIDER T.Intruder signature analysis from a phase-sensitive distributed fiber-optic perimeter sensor[J].Fiber Optic Sensors and Applications，2007，6770：67700k-1-67700k-8.