在理想情况下，同频的正弦信号，经过信号整形电路（过零检测）后，得到方波信号，方波信号经过鉴相器后得到两路输入信号的相位差信号，对其用固定频率的脉冲进行填充，把填充脉冲以后的相位差信号用脉冲计数器进行计数，就可以得到单位时间内相位差信号的脉冲个数N_phase，填充脉冲信号" title="脉冲信号">脉冲信号是用本地振荡器产生的固定频率的方波，其频率为F_local，则被测信号的相位差V_phase为式(1)：
　　V_phase=360×                   (1)

2 误差原因及解决方法
2.1 过零检测不准
　　如图2所示，在理想情况下，使用过零比较后，得到的是占空比为50%的方波，但是在实际应用中，很难得到占空比为50%的方波信号。引起过零比较失准的因素主要有二个：比较器" title="比较器">比较器的输入失调电压" title="失调电压">失调电压和接地网络的噪声。其中比较器的输入失调电压是主要因素，接地网络的噪声可以通过就近增加去耦电容和改善电源的纹波来降低。图2中A、B分别为两路相位差信号，假设通道Ｂ的比较器引入输入失调电压Ｖｅ，则通道Ｂ的比较电压为Ｖｅ，而不是零电平，这就会造成鉴相的错误。如图2所示，通道Ａ和Ｂ的实际相位值为Ｐｒ，由于通道Ｂ引入的失调电压相当于增加了一个错误的相位差Ｐｅ，则使用传统的单边沿检测方法测到的相位值为Ｐｍ，可以得到式(2)，显然测得的相位结果是不准确的。
　　Pm=Pr+Pe            (2)
在实际中可采用如下改进方法：观察通道Ｂ的下降沿，如果以通道Ａ和Ｂ的下降沿为基准进行测量，则通道Ａ和Ｂ的实际相位值为Ｎｒ，因失调电压引起的误差为Ｎｅ，所以实际测得的相位值Ｎｍ，可以表示为式(3)。由对称原理很容易得到式(4)。无论是以上升沿或是下降沿为基准进行测量，输入信号的实际相位是相同的，即式(5)。由式(2)、(3)、(4)、(5)可得式(6)。如图2中Ｃ的脉冲宽度即为２倍的相位差信号。
　　Nm=Nr-Ne            (3)
　　Ne=Pe               (4)
　　Nr=Pr               (5)
　　Pm+Nm=Pr+Pe+Nr-Ne=Pr+Nr=2×Nr               (6)
2.2 信号调理后方波边沿不够陡峭
　　信号经过比较器进行处理后得到脉冲信号，在理想情况下，该信号可以作为数字逻辑信号使用。但在调试过程中发现，如果直接把比较器输出的脉冲信号送给FPGA等高速响应器件，则FPGA获取的信号可能是经过１μs后才稳定的一连串数字脉冲信号，错误的相位差脉冲使系统的精度和稳定性受到很大影响，致使输出结果有较大的跳动。这主要是由比较器输出脉冲信号的边沿不够陡峭所致，而影响比较器该性能的主要因素是压摆率。
　　要解决此问题，除了在对比较器选型时选取具有较大压摆率的器件外，还可以在比较器的后端加一级微分电路，微分电路可以明显提升脉冲信号的边沿。
2.3 输出结果受输入信号幅度影响较大
　　在理想情况下，比较器的放大倍数是无穷大的，但实际中比较器的放大倍数是有限的。为了降低输入信号幅度对比较器输出结果的影响并且提高比较器对小信号的灵敏度，对比较器进行电路设计时应采用正反馈。
2.4 闸门时间不准确
　　在相位测量中不仅要测量相位差信号，还要测量待测信号的周期。为了提高精度，往往对相位信号进行多周期测量。理论上要求在多周期测量中，测量时间必须为被测信号周期的整数倍，但是在相位测量仪器中，一般要求可以人为地设定测量时间，该时间不可能总是等于被测信号周期的整数倍，所以实际测量时间应该是设定的测量时间到下一个完整的测量周期之前的时间之和。在实际设计过程中，可通过独立的具有预触发功能的计数器对实际测量时间进行计数，用于相位测量时间的计算。