基于FPGA技术的反应堆逻辑保护系统模拟装置
2008-03-26
作者：高超
摘 要：反应堆逻辑保护系统" title="保护系统">保护系统是反应堆保护系统的重要组成部分。本文描述了基于FPGA技术实现的反应堆逻辑保护系统模拟装置的整个设计实现过程。
关键字：反应堆逻辑保护 FPGA 磁逻辑转换
1 引言
反应堆逻辑保护系统为反应堆保护系统的核心系统之一，要求具有极高的可靠性，最早反应堆逻辑保护系统采用磁逻辑实现，随着技术的发展后来一些核电站采用CMOS电路，随着FPGA技术的快速发展，基于现代半导体技术的硬件反应堆保护系统重新受到重视，它可使数字化保护系统的可靠性明显提高。本课题的目的是在研究反应堆保护系统发展历史及现状的基础上，针对大亚湾核电站的RPR系统详细研究，开发出能仿真RPR系统大部分功能的仿真装置。
2 反应堆保护系统设计准则
反应堆逻辑保护系统的设计主要遵循以下几个方面的准则：
单一故障准则：要求某设备组合在其任何部位发生可信的单一随机故障时仍能够执行其正常功能的准则。
独立性和冗余性：冗余设计一般包括安全监测通道的冗余，安全逻辑装置的冗余和整个系统的冗余等，为了排除由于环境因素和电气物理现象的相关影响，具有相同保护功能的重复通道之间应彼此独立，并保持物理（或实体）上的分离和电气上的隔离，以免丧失冗余性。
多样性：包括了功能多样性和设备的多样性，对每个规定的反应堆假定始发事件尽量用不同的物理效应或不同的变量来监测。
故障安全准则：在某系统中发生任何故障时仍能使该系统保持在安全状态的设计原则。
3 硬件设计原理
在反应堆逻辑保护系统仿真装置中，由数据采集模块采集注入信号处理后送给FPGA模块进行逻辑判断，FPGA模块执行逻辑判断功能，所有保护逻辑都由FPGA模块实现，运算的结果由DO模块送出，给出保护动作和相关点信息。下图说明了采用反应堆逻辑保护系统模拟装置的系统原理图。
设计需要3种类型的模块：
1) 开关量" title="开关量">开关量输入模块" title="输入模块">输入模块：开关量输入模块的延时控制在3mS以内；每一模块有40个开关量输入，电平为10VDC信号。
2) 开关量输出模块；开关量输入模块的延时控制在10mS以内；每一模块有32个开关量输出，节点形式为继电器干结点。
3) FPGA控制模块：该模块完成逻辑保护系统逻辑控制；由串行EEPROM配置基于RAM工艺的FPGA
这些硬件模块通过底板实现信号连接，通过底板互连。所有的模块设计均满足以下指标
- 工作环境温度：0℃~85℃；
- 工作湿度：5%~90%；
- 储存环境温度：-65℃~125℃；
- 包装、运输：符合EJ/T564-91 核电厂物项包装、运输、装卸、接收、贮存和维护要求。
系统硬件主要包括FPGA模块、DI模块和DO模块。
FPGA模块系统结构框图如下图所示。模拟装置的保护逻辑由FPGA产生，注入信号经欧式连接器的b、c、d排引入，经电平转换电路进入FPGA；保护信号从FPGA经电平转换电路，由欧式连接器的z、a排送到底板。
FPGA模块逻辑框图
配置接口包括FPGA的AS配置接口、FPGA的JTAG配置接口、MCU的DEBUG配置接口。另外，通过侧拨开关配置模拟装置的故障模拟信息。通信接口为MCU和上位机的RS232C电平接口。
DI模块和DO模块的系统结构如下图所示，DI模块用于采集电压型开关量信号, 将采集到的前端注入信号转换成FPGA模块可以识别的信号，。所有输入信号通道之间均隔离，信号由J2连接器输入后经过RC滤波处理后经过光耦隔离，后由上拉电阻送至ACT540反向，经由96针欧式连接器接入数据总线，作为注入信号由FPGA模块采集。同时为了方便调试，每路注入信号在进行信号调理转换的同时控制一个LED灯，当注入为高电平时候指示灯点亮。
DO模块用于将FPGA模块输出的保护动作信号进行调理后输出，FPGA模块输出的DO信号经过底板后由J1连接器送入DO模块，经过反相缓冲器后到达林顿光耦隔离驱动继电器使对应接点闭合/断开，同时点亮对应通道的指示灯点亮/熄灭。本模块对外只提供DO节点,查询电源由外部提供。
DI模块逻辑框图
DO模块逻辑框图
4 逻辑设计" title="逻辑设计">逻辑设计
4.1 逻辑总体设计
FPGA的软件开发环境为Quartus II5.0 Version5.0 Build Web Edition。在程序设计过程中遵循以下几个原则
. 可读性和可维护性；
. 除个别实现困难的功能块采用vhdl语言外，所有逻辑都用bdf文件实现；
. 对应电气图中每页定义1个bdf文件，且以图纸名和图页结合命名；
. 层次化结构，顶层文件引用底层文件的功能块。
反应堆逻辑保护系统仿真装置的逻辑设计是在FPGA中实现的，下图以被保护的某个参数为例进行了说明,FPGA的逻辑设计中设计了2个完全相同的逻辑，我们称之为半逻辑，对一个物理点的采集前端的监视设备会对其冗余采集，将采集值判断值分别送到这两个半逻辑中进行处理。对于反应堆的功率这个信号由三个通道分别对这一点进行采集判断，并将判断地结果作为逻辑保护系统的输入信号。送来的3个反应堆功率信号进行三取二处理(其他的信号也有进行4取2处理的)，并将结果送到22与逻辑中与其他信号的结果一起运算，这就是逻辑部分，在下图中用黄色框表示。之后半逻辑经过22与逻辑判断得出的结果与另外的半逻辑的结果进行与操作，从而决定对下游的执行机构是否输出安全保护动作信号，这部分就是输出部分，在下图中用棕色框表示。在每个超功率信号除了进行3取2得运算外还各自在与另外半逻辑中的对应信号进行比较是否一致，并把比较结果送出提示操作员，在下图中用绿色框表示。
4.2 详细逻辑设计
对在设计中应用到的一些典型逻辑下面给出了详细的设计。
1) 4取3逻辑
4取3逻辑在该程序中大量应用，具体实现时候采用VHDL语言进行编写。其逻辑流程图和FPGA内的封装图如下图所示：
3取2逻辑的设计和4取3为同一原理。
2) 二选一逻辑
二选一逻辑采用BDF来实现，其实现方法如下图
3) RS触发器
保护逻辑中应用到两种RS触发器一种是电平出发一种是上升沿" title="上升沿">上升沿触发，电平触发实现比较简单不在这里做详细说明，由于在Quartus II中一个块不允许存在两个时钟，而且在VHDL中如果判断了一个信号的上升沿，编译器就认为是这个信号是一个时钟，所以用VHDL语言来判断R端和S端的上升沿来实现该触发器不好实现，所以在本程序中通过下列这种方法来回避这个问题。
在前面先将R端和S端的信号采到2个时刻的状态作为内部触发器的输入信号，内部触发器判断控制输出。
5 录波功能的实现
使用Quartus软件提供的SignalTap嵌入式逻辑分析仪功能，实现对注入信号和输出信号的录波功能。SignalTap可以配置采集时钟、分配数据信号、设置出发类型和级别、设置采样深度，可以更好的给出分析功能。，
6 结论
基于FPGA技术实现的反应堆逻辑保护系统模拟装置实现了逻辑保护系统的基本功能，推动了反应堆保护系统数字化，促进了FPGA技术在核电站保护系统的应用。
[参考文献]
[1]《STATIC RPR EQUIPMENT OPERATION AND MAINTENANCE MANUAL》 Issued by ALSTHOM
[2]《Fault-tolerant reactor protection system》 Donald C. Gaubatz 1997
[3]《westinghouse reactor protection system》 S.A.Eide 1999.8
[4]《应用GAL器件改进200 MW核供热堆保护系统的研究》 作者：石铭德 1997.11
[5]《基于现场可编程门阵列的反应堆数字化保护系统设计》 作者：张维 2001.9