QAM调制因其高效的频带利用率而得到广泛的应用，例如欧洲数字广播电视的有线标准（DVB-C）^[1]采用16-、32-、64-、128- 和256-QAM作为调制方式进行传输。在这种广播系统中，一个重要的问题就是每个接收机需要独立地恢复出载波的相位和频率。
　　现有的载波恢复方法中，判决指示锁相环DD-PLL（Decision Direct Phase Lock Loop）在稳定时的相位噪声最小，但只适合应用于低阶QAM，判决误差随星座阶数升高而急剧增加,导致性能下降，参考文献[2]和[3]中的DD-PLL的捕获范围只能达到符号率的1%左右。Jablon^[4]提出针对高阶QAM的简化星座锁相环RC-PLL（Reduce Constellation PLL），只适用位于星座图顶角的点检测相位误差，捕获较大范围的频偏，再切换到相位检测器模式。但随着星座阶数的提高，顶角点出现概率变小，以致PLL锁定时间很长，达不到令人满意的性能。Kim和Choi^[5]进一步提出的极性判决相位检测算法实际是RC-PLL的一种推广，通过调整选择半径、顶角点和其它半径较大的点都可检测相位误差，使有效点出现的概率增加，减少了锁定时间，其捕获范围约为符号率的4%。
　　本文提出一种新的、适用于高阶QAM的全数字载波恢复环路的解决方案。此方案在参考文献[5]的基础上采用一些保持和跟踪算法，将相位与频率检测结合起来，成为一种PFD结构^[6]；同时给出一种新的模式切换以及锁定判断的算法。经基带模型下的计算机仿真，证明了载波恢复环路的有效性。
1 相位检测算法回顾
　　若不考虑白噪声，接收端未经过载波同步的信号可表示为：
　　　　r(n)=a(n)e^{j2π△fnT+△θ}, n=0,1,…，k(1)
　　式中，a(n)是第n个发送的符号，T为符号周期，△f为载波频率偏移，△θ为相位偏移，r(n)与a(n)的相位差可表示为θ_ra=2π△fnT+△θ。
1.1 DD-PLL
　　DD-PLL的结构如图1所示。r(n)与数控振荡器的输出相乘产生相位经过补偿的信号x(n)，x(n)=r(n)e-jθ(n)，x(n)经过判决电路产生判决符号，相位检测器的输出为：
　　

　　若判决正确，，则x(n)相对a(n)的相位误差为θ_xa(n)=θ_ra(n)-θ(n)，这一负反馈使环路达到稳定。参考文献[7]中提出了几种简化计算相位误差的方法。令e(n)，α为常数，则公式(2)可表示为：
　　

　　对e(n)和x(n)取符号运算，则有:
　　
　　公式(6)的计算最简单，但由于误差和信号都只取符号位导致收敛速度变慢。另外，只有在判决多数正确时，DD-PLL才能达到同步，高阶星座图对相位更加敏感，判决错误的概率急剧增加，使得这种算法难以捕获很大范围的相位和频率偏移

1.2 极性判决算法
　　Kim和Choi针对DD-PLL的不足，提出一种新的PLL（这里称为KC-PLL）。如图2，KC-PLL的结构与DD-PLL基本一致，只是在相位检测器（PD）模块中增加了一个功率检测器，并将判决电路更换为极性判决电路。
　　若x(n)≥τ，x(n)输入极性判决电路，否则相位检测电路输出零，τ为预先定义的门限值。极性判决电路的输出可以表示为：
　　
　　KC-PLL可以看作是DD-PLL的特例，当τ的取值使得星座图中的有效点只为功率最大点时，则与RC-PLL一致，但收敛速度变慢；当τ取较小值时，一些不在对角线上的点使得相位抖动变大。图3给出256-QAM调制式时不同τ值对应的S曲线。可以看到，随着τ值减小，S曲线中的线性区间也减小。

2 解决方案
　　本文提出的载波恢复环路的结构如图4，其中包括一个相位/频率检测器（PFD）、环路滤波器（LF）、数控振荡器（DCO）和锁定检测器。下面对每个模块做详细介绍。
2.1 PFD
　　上一节中介绍的两种算法，实质上都只是采用PD而非PFD。通常，为捕获更大范围的频偏有以下几种方法：
　　(1)在环路中插入非线性成分。相位检测器与环路滤波器中间，或者环路滤波器本身含有非线性成分，使环路参数随相位检测器的输出而变化。
　　(2)扫频。这是最常用的捕获频率偏移的方法。参考文献^[8]中指出，扫频的最大速率不超过环路自由频率的一半，这一局限导致捕获速度慢。
　　(3)频率检测器（FD）。FD原来用在时钟恢复和Costas环路的载波恢复中，最为典型的是平方律相关器，参考文献[9]中给出了几种不同FD的特点。

　　第一种方案不适合数字电路实现，第二种方案虽然捕获范围最大，但时间也最长。FD最初作为一个独立的模块与PD并行使用，捕获阶段启动FD，跟踪阶段切换到PD。Sari在参考文献[6]中提出，在原有的PD算法中增加一些保持方法，使PD输出的平均值反映频率偏移的极性，从而将PD与FD结合起来，成为统一的PFD。如图5上图所示，若频偏为负，则PD的输出曲线应有负的斜率，并在x(n)穿过极性判决的边界时跳到正值，图5下图显示了频偏为正时相应的曲线。定义z(n)作为保持电路的输出，α是一个正的参数，则有
　　
　　PFD首先采用极性判决算法捕获频偏，为简化实现，算法中的τ值固定。锁定检测器检测到频偏被捕获后，PFD切换到PD算法，进入跟踪模式。
2.2 LF
　　参见图4，环路滤波器是一个简单的一阶比例积分滤波器，其传递函数为：
　　

　　由于捕获和跟踪阶段采用两种不同的模式，滤波器也采用两组不同的参数，粗调阶段放大带宽，加速捕获过程，细调阶段减小带宽，降低相位噪声。采用锁定检测器控制参数的切换时机。
2.3 DCO
　　DCO为一简单的累加器" title="累加器">累加器，输出补偿相位。在实现时为避免溢出，将DCO的输出限制在[-π，π]之间，采用如下处理：
　　
　　累加器输出相位的正弦和余弦值可用查表或者CORDIC算法计算得到。由于CORDIC算法采用迭代的方式计算，在实现时关键路径很长，如果采用流水结构[10]，则延迟很大，环路不稳定，因此本文采用查表方法实现。
2.4 锁定检测器
　　锁定检测器控制环路模式切换以及锁定判断。典型的锁定检测算法的计算量很大，参考文献[5]中利用PD输出的平均值判断是否锁定，但是，当存在频偏时，PD输出的平均值有一定的斜率，不适合作为检测算法。
　　本文提出的锁定检测方法根据环路捕获的频偏信息工作。环路稳定后，LF积分支路的累加器的值即为频偏值，其输出是类似图8中的曲线。图8表明，在环路未锁定前，频偏值的变化很大，而当频偏被捕获后，累加器的输出稳定在一个固定值左右，本文的检测方法就是根据这个特点设计的。设累加器输出为ω(n)，锁定检测器按以下步骤工作：
　　(1)取N个ω(n)值累加，，然后与上一个累加值相减，取绝对值，△s(m)=s(m)-s(m-1)，进入(2)。
　　(2)取一计数器cnt，计数范围为[th_H,th_L]，初始值为[th_H+th_L]/2，βH和βL为两个正的参数，且β_H>β_L。如果
　　
　　进入(3)。
　　(3)如果,返回(1)。当cnt(m+1)>th_H时，判断环路锁定，而当cnt(m+1)<(th_H+th_L)/2时，判断环路失锁。
　　这种方法的优点是：模块只需要两个加法器和一个计数器，实现简单；通过调节模块中的参数，可以方便地应用到对锁定检测有不同要求的环路中；与参考文献[5]不同的是，在检测到环路锁定后，模块继续工作，通过观测计数器的值判定环路当前的状态，从而能够检测到某些原因造成的环路失锁。
3 仿真结果
　　本文提出的载波恢复环路的性能在DVB-C信道模型中得到了验证。下面给出仿真环境的参数，符号率7MHz，信道带宽8MHz，匹配滤波器滚降系数0.15。环路的工作分三个模式，简化星座图快速捕获模式RCF（Reduce Constellation Fast）、简化星座图慢速捕获模式RCS（Reduce Constellation Slow）和全星座判决模式FCD（Full Constellation Decision）。RCF模式下，PFD采用极性判决算法，LF采用较大的增益和带宽；RCS模式下，PFD算法不变，LF采用较小的增益和带宽；FCD模式下，PFD采用PD算法，LF参数不变。

　　图6 给出64-QAM调制模式下△f=0.04/T时环路的工作过程。
　　图7给出LF积分支路累加器的输出曲线。上图为从系统开始工作到环路进入FCD模式的全部过程，下图为模式切换处放大的曲线，从这里可以清晰地看到环路捕获的频偏为0.04/T，且相位抖动逐渐变小。