当摩尔定律(Moore's Law)被提出时，没有人会想到芯片在速度达到了5GHz可能会开始熔化的问题，因此产业界并非不断开发速度越来越快的芯片，而是开始打造多核心芯片──这充其量只是一种应急的解决方案。

　　现在美国桑迪亚国家实验室(Sandia National Labs)的研究人员发现了一种室温电铸(electroforming)技术，能从源头解决芯片发热的问题；该种制程使用锑盐(antimony salts)以及铋-锑(Bi-Sb)合金来控制晶向(crystal orientation)与晶体大小，单一制程的均匀度可望让未来的CMOS芯片继续提升速度。

　　制程产生的纳米线直径约70~75纳米，长度数微米；从一开始的纳米级多晶体结构，演变为2~5微米尺寸的单晶体。主导技术开发的桑迪亚国家实验室材料专家Graham Yelton表示，他设想了几个在制造过程中将其热电纳米线嵌入芯片的方法：“其中一个是从背面。”

　　Yelton与桑迪亚实验室同事所开发的热电纳米线还有很多其他用途，例如用来包裹汽车的排气管──但是在他们心目中的最佳应用之一是用以冷却半导体芯片，而且美国能源部(Department of Energy)也为此提供了赞助金。

　　raham Yelton与桑迪亚实验室研究同仁开发了一种单电铸技术，能强化芯片的散热

　　尝试以热电纳米线为芯片降温

　　除了从芯片背面散热──这是相对较简单的方法，因为通常芯片背面没有电路──Yelton也设定目标，希望能从芯片顶部的链接点汲取热量，而那也是芯片大部分的发热源：“低电阻与顶部的触点，是我们的热电纳米线要迈向商用化之前，下一个要克服的障碍。”

　　芯片顶部的螺纹热电纳米线最厚的部分，会发展成绝佳的散热触点，而且不会干扰电气功能；遗憾的是，桑迪亚实验室的这项研究所费不赀，而且需要使用到大量超级计算机仿真，以及进行反复实验找出材料与装配方法的最佳组合。

　　“我们需要资金来进行这项工作，下一步是开发顶部触点；之后的里程碑则是在关键应用领域装配该数组。”虽然已经取得一些进展，但Yelton表示热电材料开发仍在起步阶段，而且会在其特性更进一步被了解之后取得更大幅度的性能提升。还需要了解的包括将数以百万计的纳米线均匀并排，统一晶体尺寸以提升效率，与更精确的晶向以提升能量流。