《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 业界动态 > Synopsys占九成FinFET投片,Cadence趋于弱势

Synopsys占九成FinFET投片,Cadence趋于弱势

2015-03-18

       新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片设计量产投片(production tapeout),目前已有超过20家业界领导厂商运用这个平台,成功完成超过100件FinFET投片。

  包括格罗方德半导体(GLOBALFOUNDRIE)、英特尔晶圆代工(Intel Custom Foundry)、三星电子(Samsung)等晶圆厂已经利用Galaxy Design Platform为彼此之共同客户如Achronix、创意电子(Global Unichip Corporation)、海思半导体(HiSilicon Technologies)、迈威尔科技(Marvell)、Netronome、NVIDIA以及三星电子等,进行测试晶片(test chip)以及FinFET的量产投片,这些晶片被广泛地应用于消费性电子、无线应用、绘图、微处理器、网路装置等领域。

  以FinFET为基础的制程节点(process node)技术能带来多项优势,包括较佳的密度、较低的功耗以及较好的效能。Galaxy Design Platform实作工具的最新创新技术,能处理从平面(planar)移转到3D电晶体(transistor)所产生的大量新设计规则,藉此达成前述 优势。

  新思科技积极与晶圆厂合作夥伴维持全面性的合作关系,确保Galaxy Design Platform所有工具的更新,以便支援多重曝光(multi-patterning)、局部互联(local interconnect)架构等FinFET装置所带来的制程变革。

  Galaxy Design Platfor最新的工具包括:Design CompilerR 合成(synthesis) 解决方案、TetraMAXR ATPG、IC Compiler 及IC Compiler II 布局绕线解决方案、PrimeTimeR 签核(signoff) 解决方案、StarRC 撷取(extraction)、HSPICER、CustomSim 及FineSim 模拟产品、Galaxy Custom DesignerR 电路图(schematic)、Laker布局工具,以及IC Validator物理验证(physical verification) 等。


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。