《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 其他 > 高速FPGA的PCB设计指导-----时钟域反射计

高速FPGA的PCB设计指导-----时钟域反射计

2015-04-23

       时钟域反射计(TDR)是用来观察传输路径上的不连续的一种方法。它发送一个脉冲并穿过传输媒体。当能量的输送到达传输路径的终点或传输路径中的不连续点时产生反射。从这些反射中,设计人员可以确定不连续的大小和位置。本手册中有许多示例都使用了TDR,这一章就对TDR作一番了解。

       图1为一条不与PCB相连的电缆的TDR电压图。中间的线条即为每米50Ω的电缆。在点A发起一个脉冲(Z0=50Ω)并穿过电缆传输,在传输线的终点(即点B)终止。因为传输线的终点是断开的,有一个无穷大阻抗ZLOAD=α,因此负载端的反射系数由下面的等式确定:

反射系数=(ZLOAD-Z0)/(ZLOAD+Z0)

该例的反射系数=(α-50)(α+50)=1

整个信号是反射的,点B处信号的振幅变为原来的两倍,见图1所示。

图片28.png

图1 不与PCB相连的电缆的TDR电压图

如果相同长度的电缆通过SMA连接器与PCB相连,则电压图将有所变化,见图2所示。由于SMA连接器实际上是容性大于感性,可以将它看作容性负载,见TDR图中的电压骤降(dip)。

图片29.png

图2 与PCB相连的电缆的TDR电压图

图3为SMA连接器放大后的曲线。由于进行TDR分析的脉冲的上升时间非常短(大约20ps),TDR电压图显示了传输路径上的所有不连续。

SMA是传输路径上的一个容性不连续,因此在电压图上信号电压下降。一条理想传输线的阻抗由下列等式定义:

Z0=图片36.png

因此,当电容量增加时,阻抗减小。而如果不连续点呈现电感性,则阻抗增加。在TDR图中显示为突起(bump)。你可以利用TDR图的曲线来计算电容和电感。如图3所示,如果图中显示为电压下降,则可以计算电容。

图片30.png

图3 PCB上SMA连接器周围部分的TDR电压图

对于TDR图中的电压下降,其近似的等效电路为一个接地电容,如图4所示。

图片31.png

图4 带有容性不连续的传输线的等效电路

该类型电路的RC等式为:

R=Z0/2

RC=Z0C/2

两条传输线可以看作是平行的。

你可以从曲线中确定电压变化(ΔV)和上升时间(TΓ)的变化。然后将值代入等式(Z0=50Ω):

(ΔV/250mV)=1-(TΓ/2RC)

使用这个等式来确定时间常量RC。也可以使用曲线来估计时间常量RC。上升时间的0~63%即为RC。一旦找出RC,你就可以用它来确定电容(不连续,与信号所看到的一样)。

如果是电感性的不连续(即曲线上升),则信号将经历类似于图5所示的电路。传输线断开,中间有一个感性不连续。

图片32.png

图5 带有感性不连续的传输线的等效电路

使用下列两个等式来找出感性不连续(L):

R=2Z0

L/R=L/2Z0

使用下列等式确定电感值(Z0=50Ω):

(ΔV/250mV)=1-(TΓ×Z0/L)

图6为PCB传输路径的交叉部分,上面显示了多个不连续。

图片33.png

图6 PCB交叉部分的TDR电压图

如果经历类似于图7的TDR,则通过对电压下降部分进行因子分解来计算SMA连接器引入的容性不连续。

图片34.png

图7 PCB部分的TDR

你可以从图8所示的曲线中确定等式(ΔV/250mV)=1-(TΓ/2RC)的TΓ和ΔV。

图片35.png

图8 SMA的TDR

在该例中,RC=(TΓ×250mV)/2(250mV-ΔV)=29.9ps

根据等式:RC=Z0C/2,如果Z0=50Ω,则C=1.196pF。

当利用模拟器来模拟不连续性时,可以使用这一章中的示例。但不使用TDR来获取不连续点的寄生量,而是在2D或3D电磁场解算器(field solvers)中模拟不连续性。

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。