内容提要：

· 新一代Virtuoso 模拟设计环境（ADE），助力工程师探索、分析并验证是否达到设计目标，确保周期内设计目标的一致性

· Virtuoso版图工具在大型芯片版图设计中的缩放、平移及图形生成方面的性能提速达 100 倍之多

       2016年4月13日，中国上海 —— 楷登电子（美国 Cadence 公司，NASDAQ: CDNS）今日发布新一代Virtuoso® 设计平台，可以为设计师实现平均达10倍的全平台性能和容量的提升。该平台包括采用多项新技术的Cadence® Virtuoso 模拟设计环境（ADE）工具，和进一步提高性能的Cadence Virtuoso 版图工具， 来全面地应对汽车安全、医疗器械及物联网（IoT）应用的需求。

       如需了解关于Virtuoso ADE产品套件的更多信息，请访问www.cadence.com/news/virtuosoade。如需了解关于Virtuoso版图套件的更多信息，请访问www.cadence.com/news/virtuosols。

新一代Virtuoso ADE产品套件

       自1991年伊始，Virtuoso® 技术与工具平台就已在定制化IC和模拟设计的前端中被广泛采用，25年中，Virtuoso平台帮助无以数计的工程师和IC设计制造商将创新的设计在产品中实现并投放市场。现在，不断涌现的全新行业标准、先进工艺节点设计及更高的系统设计要求带来了一系列挑战，新一代 Cadence Virtuoso ADE 产品套件应运而生，助力工程师充分探索、分析并验证其设计，确保全周期内设计目标的一致性。数据处理能力的增强表现在加载数据库超过 1 GB 的波形文件时速度最快可提高 20 倍；同时其版本管理和设置文件的加载性能最高可提升 50 倍。套件的关键技术包括：

       · Virtuoso ADE探索工具（Virtuoso ADE Explorer）：快速、精确的实现设计参数实时调节；自动生成 合格／不合格设计的数据列表；提供了完整的工艺角及蒙特卡罗随机抽样统计环境用于检测并修复工艺随机变化问题

       · Virtuoso ADE 组装工具（Virtuoso ADE Assembler）：助力工程师分析不同工艺－电压－温度（PVT）参数组合下的设计性能，并提供基于图形用户界面（GUI）的验证方案，帮助设计师更方便的进行条件性和相关性的仿真

       · Virtuoso ADE验证工具（Virtuoso ADE Verifier）：模拟验证技术的重大进步。集成仪表板可帮助工程师轻松进行设计验证，确保全部模块都符合整体设计规范

       “全新Virtuoso ADE验证工具技术与Virtuoso ADE组装工具技术具备设计规划能力，让设计团队更加高效”，华为海思图灵处理器业务部副总经理刁焱秋说，“我们是全新Cadence Virtuoso ADE产品套件的早期客户之一，这一套件帮助我们将模拟IP验证效率提升了近30%，验证发现的问题数量减少了一半。套件的全新功能将令我们的智能手机和网络芯片项目获益匪浅。”

Virtuoso版图工具性能提升

       增强的Virtuoso 版图套件通过加速性能和效率来应对复杂版图带来的挑战，用于器件、单元、模块及芯片级的全定制模拟、数字与混合信号设计。最新版本在以下功能得到增强：

       · 图形渲染性能：大版图上缩放、平移、及图形显示的速度可提高 10 －100 倍

       · 模块生成器（ModGen）：采用交互式图形处理流程，ModGens 的实时定制更为直观、简单；新版本的模块生成器现在还支持设计单元的同步克隆，产生的版图单元具有相同的物理特性，如晶体管的长度和宽度。这样的话，版图设计师只需要设计一次并重复使用。

       · 创新结构化器件级布线：结构化的器件级布线功能可实现最高 50 % 的布线效率提升

    “25年以来，客户一直都非常信任Cadence Virtuoso平台，基于该平台每年有数以千计的设计流片，”Cadence 全定制IC 与 PCB 部门高级副总裁兼总经理 Tom Beckley 表示。“目前，业内对全定制设计的需求空前强烈，很多设计愈加复杂，我们要进一步简化设计过程，从而帮助客户满足进度要求，按时完成设计。新一代Virtuoso平台的推出使高速、精确的全定制设计成为可能，再次证实了 Cadence 在全定制设计前沿领域的创新能力。”