文献标识码： A
DOI：10.16157/j.issn.0258-7998.2016.04.018
中文引用格式： 黄庚，纪元法，孙希延. 卫星导航信号采集存储系统的设计[J].电子技术应用，2016，42(4)：63-66.
英文引用格式： Huang Geng，Ji Yuanfa，Sun Xiyan. The design of data acquisition system based on the navigation satellite signal[J].Application of Electronic Technique，2016，42(4)：63-66.
0 引言
卫星导航接收机的研发需要在真实的信号环境中进行，然而一些真实环境往往地处偏僻，甚至是条件恶劣，这不仅给研发过程带来更复杂的操作流程，而且还会加大资金投入。这导致了一种新需求，即接收机研发者需要一种新型的仪器设备，能简单高效地采集存储真实环境中的GNSS信号，并可随时将信号数据提取出来直接使用，以便进行接收机的算法研究。
因为需要为软件接收机提供最原始的观察数据，它的性能直接反映着软件接收机对原始数据的要求，所以原始数据的质量至关重要。目前导航卫星信号采集存储系统不少基于USB、PCI总线与IDE硬盘等，其采样存储速率越来越难以满足日益增长的高性能接收机的需求[1]。PCI Express总线技术及SATA总线技术，与以往的总线技术相比，在数据传输速率和扩展性方面都有了较大的提升，可较好地满足此方面的需求。
1 系统总体架构
本文所设计的卫星导航信号采集存储系统由射频下变频模块、高速A/D转换模块、FPGA、ARM、SATA硬盘存储控制模块、SATA硬盘组成。系统总体架构如图1所示。
射频下变频电路负责将环境中导航射频信号 GPS L1频点与BD2 B1频点的信号同时进行下变频处理，转换成模拟中频信号同时输出。高速A/D转换模块有两路，两路A/D模块负责同步地对两路模拟中频信号进行量化采样。在FPGA器件内部完成对A/D采样数据的缓存处理后，通过FPGA内部的PCI Express硬IP核，操控以PCI Express总线为传输控制接口的SATA硬盘存储控制模块SiL3132。SiI3132负责PCI Express 总线到SATA总线的协议转换。ARM微控制器的主要功能是通过FPGA命令与数据的交互来实现对SATA硬盘的存储。
2 系统主要硬件电路设计
2.1 射频下变频电路设计
射频前端部分是系统的重要组成部分，本文选用RX3007作为射频下变频芯片。RX3007是一款北斗2 B1/GPS L1双模双通道射频导航芯片，芯片高度集成化，支持双通道同时工作，具有中频信号低的特点。此芯片可以将从天线接收到的导航射频信号经过下变频后输出两路模拟中频输出信号。默认情况下并行接收BD2 B1频点和GPS L1频点的射频信号。BD2 B1和GPS L1的输出模拟中频信号频率分别为4.092±2.046 MHz和4.092±1.023 MHz。图2为射频下变频模块电路原理图。
2.2 A/D转换模块电路设计
模数转换器是决定采集系统性能指标的关键器件之一，对采集数据准确度具有重大影响。本系统选用AD9233来实现模拟中频信号的模数转换功能。AD9233是一款单芯片、量化精度为12位、采样速率高达125 MS/s的模数转换器，片内集成基准电压源和采样保持放大器，具有出色的性能[2]。此模块的主要功能是对前端模拟中频信号进行采样与模数转换，并将采样数据传送给后端FPGA。考虑到前端模拟中频信号低中频的特点和后端存储数据吞吐速率的限制，将A/D采样频率设置为39 MS/s，足够满足系统功能与性能指标。图3为A/D转换模块电路原理图。
2.3 硬盘存储控制模块设计
本系统的存储控制核心芯片采用Silicon Image 公司生产的SiI3132，它是一款单PCI Express通道转换至双SATA端口的主机控制器。片内高度集成了SATA2.0传输层、链路层和物理层控制逻辑，提供了PCI Express总线到SATA设备的单芯片完整解决方案。SiI3132支持完整的SATA2.0的接口规范，包括支持传输速率高至3.0 Gb/s、硬盘NCQ功能和热插拔功能等。其PCI Express总线接口支持PCI Express 1.1标准规范，通道为x1，其数据传输速率为250 MB/s[3]。硬盘存储控制模块原理图如图4所示。
3 系统关键程序设计
3.1 PCI Express硬核配置
本系统的FPGA器件选用Altera公司生产的Cyclone IV GX系列芯片EP4CGX150。该FPGA内含多达8个3.125 Gb/s速率的全双工高速收发器，并提供资源占用较少的PCI Express 1.1硬核IP，以实现PCI Express 1.1规范所需的2.5 Gb/s速率、8B/10B编解码器和PCI Express分层协议栈，并支持x1、x2、x4通道模式，是一个完整的PCI Express协议解决方案[4]。
本设计PCI Express的IP硬核是利用Quartus II的宏功能模块完成硬核具体参数的配置。在Quartus II 15.0工程内，点击Tools菜单下面IP Catalog，选择 IP Compiler for PCI Express v15.0。硬核配置界面如图5所示。设计选择硬IP核心，选择通道数为x1，参考时钟选择100 MHz，应用时钟频率设置为125 MHz，端口类型为根端口。点击Next可对配置空间、容量、缓存和电源管理进行一系列的设置，本设计使用默认设置。最后点击Finish即可生成PCI Express硬核文件。
3.2 硬盘存储驱动程序设计
ARM微控制器在存储进程中作为主控制器。ARM微控制器选用意法半导体公司生产的STM32F429芯片。FPGA与SiI3132通过PCI Express接口直接相连，因此ARM对SiI3132的控制是通过向FPGA下发各种控制命令的方式，间接实现对SiI3132内部寄存器与内部命令RAM的访问，从而实现对硬盘的读写控制。对SiI3132而言，ARM+FPGA系统被看作是主机。
SiI3132存储控制控制器主要由两个子模块构成：PCI Express逻辑模块、SATA端口逻辑模块。在PCI Express逻辑模块中，其配置寄存器和全局寄存器均位于PCI配置空间中，可以按PCI相关协议规范对其进行通用访问。SATA逻辑块有两个，其功能完全相同，主要负责与SATA设备通信。芯片内部PCI Express总线与SATA总线共享数据通路，而协议的执行与数据的搬运则由读取命令状态机和执行命令状态机来操控。这两个状态机各有相关的命令FIFO，每个命令FIFO有31个命令槽。一个命令占据128 B，这其中包括一个64 B的PRB（The Port Request Block，端口请求块）和一个64 B的SGT（The Scatter/Gather Table，分散/集中表）。
PRB的数据结构包括四个部分：(1)控制字段，表明PRB的类型。根据PRB类型字段的不同，PRB有各种命令形式：标准ATA 命令、PACKET命令、软复位命令等。(2)协议覆盖重写字段，用于选择性地改变正常SATA协议流程。(3)FIS 区域，包含在PRB执行时，被发送到设备的初始化FIS（Frame Information Structure，帧信息结构体）。(4)SGE（The Scatter/Gather Entry，分散/集中条目），定义了被传输数据的地址。即在存储过程中，主机只需将采集数据的缓存地址填入SGE条目中，当数据传输命令执行时，数据总线会将对应数据传送到SATA硬盘设备中。一个SGT中包含4个SGE条目，因此一个完整的PRB命令一共包含6个SGE条目[5]。完整PRB数据结构如表1所示。
SATA硬盘存储驱动程序中，写硬盘程序流程图如图6所示。主机将连续的命令流写入到命令FIFO中，命令槽中的命令则依次被取出来并执行。主机通过访问PCI配置空间中基地址寄存器1来访问命令FIFO。
主机创建包含相应SATA命令的PRB，并将其写入SiI3132。SiI3132根据PRB生成相应的FIS，FIS是与SATA设备完成数据传输与协议交互的基本单元[6]。当SATA命令执行完成后，主机根据所获得相应命令的完成状态进行后续处理。
4 测试结果
系统设计完成后，通过多次实验对系统的实际功能进行测试。测试使用固态硬盘作为存储设备，采集存储对象为真实卫星导航信号。存储完毕后将硬盘接到电脑上，对采集的数据运行MATLAB软件接收机进行分析。从信号频谱、捕获效果和最后的跟踪定位出发，对采集数据的准确性进行评估。图7为对采集存储的其中一路GPS L1频点中频信号的一系列分析结果。
由图7的分析结果可知，GPS L1中频信号的中心频点为4.092 MHz左右，且信号带宽为2.046 MHz左右。可以成功捕获到6颗GPS卫星，卫星序号为2、5、12、15、26、29，并成功实现定位。这表明本采集存储系统在一定程度上准确采集并正确存储了该卫星导航频点的中频信号，达到系统设计目标。
5 结束语
为了满足目前卫星导航接收机研究过程中对真实环境原始数据的需求，本文提出了一种卫星导航信号采集存储系统，并对系统实际功能进行了测试。测试结果表明，系统可以准确采集并存储导航卫星中频信号。此外，仪器设备也可应用于GNSS信号模拟器与GNSS在轨卫星的信号分析研究中，具有广阔的应用前景。
参考文献
[1] 李豹，曹可劲，许江宁，等．基于FPGA和USB接口的多通道导航信号采集系统设计[J].计算机测量与控制，2012(2)：541-543．
[2] Silicon Image.SiI3132 PCI express to serial ATA controller data sheet[EB/OL].(2010-05-07)[2013-03-25].http：//wenku.baidu.com/link?url=UlR-pZJUZpjJjACqE-J36abR_7cWzJTMx2Z7tXczxYQ1g8Ge3As-Bmgx_fqr550L63OKqUuf6-t3gZrWesPF-rHabwHKVQCeRCMXNHvXQ0Th_G.
[3] 胡惠．多通道超高速数据采集与记录系统的设计与实现[D]．南京：南京理工大学，2010.
[4] 李小龙，孟李林，邵瑞瑞，等．基于FPGA的PCI Express应用平台设计[J].电子科技，2014(12)：108-111．
[5] 张辉，陈昕，沈晶晶，等．大容量机载存储系统设计与仿真评价[J].电光与控制，2014(5)：104-108．
[6] 张天文．基于SATA 2.0接口的固态硬盘控制器的设计与实现[D]．太原：中北大学，2015.