李天煜，吕婧，肖钟凯，张国平

　　(1.桂林电子科技大学 电子工程与自动化学院，广西 桂林 541004；2.中国科学院 深圳先进技术研究院，广东 深圳 518055）

　　摘要：主要介绍了一种宽频带、相位噪声低、杂散抑制度高的频率合成系统。该设计使用了频率合成芯片ADF4351和高速可编程芯片FPGA来完成自适应控制，不仅实现了输出频率范围35 MHz~4 .400 GHz、功率可调范围为-4 dBm~5 dBm的低相噪稳定的频率源，同时还实现了对全频带频率的转换时间和跳频范围的智能控制。

      关键词：自适应；宽频带；频率合成；ADF4351；FPGA

　　0引言

　　随着无线通信的不断发展，对频率源的频率稳定度、频谱纯度、频率范围以及输出频率点数的要求也越来越高 ［1］。本设计与传统的频率合成系统相比，在实现输出频带范围大、低相噪、稳定的频率源的基础上，通过智能控制完成了一种自适应的宽频信号源的输出，可根据不同的频段来选择分辨率和频率转换时间以及输出功率的大小；同时简化了电路设计，降低了成本。

1原理和方案设计

　　频率合成器的优劣直接影响系统的性能。常用的频率合成方式有直接模拟频率合成（DAS）、直接频率合成（DDS）及锁相频率合成（PLL）。DAS电路频率转换时间短且频率间隔小，但由于使用了大量的混频、分频、倍频和滤波，使得频率合成器体积大、成本高、结构复杂、容易产生杂散分量且难于抑制；DDS电路分辨率高、频率切换速度快，但是受Nyquist采样定理的限制，目前很难做到较高频率的输出，输出频谱也比较杂散［1］。而锁相环技术具有输出频率高、频率稳定度高、频谱纯、寄生杂波小以及噪声低等优点，但频率切换之间速度会比较慢［2］。这就需要在频率源质量和频率切换之间做一个折中的选择，在保证频谱质量的前提下，如何最大限度地缩短频率切换时间。

　　本设计主要应用了高性能、高集成度的频率合成芯片ADF4351和可编程逻辑门阵列FPGA实现预想的功能。ADF4351利用了锁相环的技术，具有输出频率频带宽、频谱质量高的优点，并且该芯片体积小、频率锁定时间短，解决了传统锁相环电路体积大，分立元件的不稳定性，简化了电路的结构［3］，通过环路滤波电路的优化和芯片内部的控制可以缩短快速锁定时间，提高频率切换速度。

　　本系统设计框图如图1所示，主要是由FPGA芯片Spartan6、频率合成芯片ADF4351、26 MHz温补晶振、环路滤波电路及芯片外围电路和 PC组成。整个系统主要包括频率自适应控制和环路滤波器的设计。

2系统实现

　　2.1频率自适应控制

　　2.1.1ADF4351频率合成器芯片特性

　　ADF4351芯片结合外部环路滤波器和外部参考频率，可以实现小数N分频或整数N分频的锁相环频率合成器，涵盖了从35 MHz~4.4 GHz一些主要的工作频段。同时它包含周跳减少的特性，扩展了PDF的线性范围，从而加快锁定，其锁定时间的最小值可达20 μs［4］。

　　2.1.2ADF4351频率源参数设计

　　射频频率合成器的编程公式为：

　　RFOUT=(INT+(FRAC/MOD))×(fPFD/diver)(1)

　　其中,RFOUT是电压控制振荡器（VCO）的输出频率,INT为整数分频系数,FRAC为小数分频的分子（0~MOD－1）,MOD是小数分频的模数（2~4 095），fPFD为鉴相器的间相频率,diver为VCO输出频率的分频系数。

　　鉴相频率fPFD计算公式为：

　　fPFD=REFIN×［(1+D)/(R×(1+T))］(2)

　　其中,REFIN是参考输入频率,D是REFIN倍频器位（0或1），R是二进制十位可编程参考计数器的预设分频比（1~1 023），T是REFIN2分频位（0或1）。根据系统要求以及上述两个公式，这里的固定的部分参数为：REFIN=26 MHz，D=0，T=1，R=1。其他参数可自由切换，实现频率源的智能控制。

　　2.1.3FPGA控制频率自适应输出过程

　　本系统主控芯片使用了Xilinx公司的Spartan6，它具有处理速度快、逻辑资源丰富等优势。其控制过程主要分为参数配置过程和参数控制过程。

　　参数配置主要包括FPGA从PC端接收参数数据包和ADF4351寄存器数据配置。在PC端将控制参数经串口传给FPGA完成参数输入。ADF4351的数字接口是标准的SPI接口，用于配置寄存器数据的输入。这里只需控制CLK串行时钟、DATA串行数据、LE控制使能3条信号线便可实现数据输入。CLK上升沿将32位寄存器数据按高位优先的顺序写入相应的寄存器，当寄存器数据配置完成后，LE拉高完成对数据的锁存，完成对ADF4351芯片寄存器的配置。芯片SPI传输速率最高可达50 MHz，使用FPGA高速芯片控制减少了数据传输时间。

　　参数控制主要包括对控制参数的预处理和对RFOUT的智能控制，根据系统要求仅仅固定了fPFD=26 MHz，最终实现对RFOUT的智能控制。首先要实现全频段频率源的生成，由式(1)可知，需要对参数INT、FRAC、MOD、diver一一进行控制。按ADF 4351内部输出频率的分频系数diver将频段切割为与其一一对应的35~69 MHz、69~138 MHz、138~275 MHz、275~550 MHz、550~1 100 MHz、1 100~2 200 MHz、2 200~4 400 MHz 7个频段，每个频段按相应的算法分别计算出对应的INT、FRAC、MOD的数值，完成35 MHz~4.4 GHz全频段任意频率的生成。由于这里采用了分段式操作，而FPGA并行的工作方式恰恰满足了对控制的要求，缩短了系统工作时间，提高了效率和性能。

　　在频率生成控制的前端接收控制参数数据包，经处理后可得以下5个控制变量：

　　（1）起始频率：控制频率生成的初始值；

　　（2）截止频率：控制频率生成的终止值；

　　（3）步进：每次频率变化增加的值（最小精度为1 kHz）；

　　（4）保持时间：频率跳变的时间间隔（最小时间为26 μs，最大转换稳态时间为0.9 ms）；

　　（5）工作功率：控制ADF4351的输出功率。

　　经过这5个参数的前端控制，得到可控的INT、FRAC、MOD、功率参数的数值，将其映射为ADF4351内部可编程寄存器的值，配置到 ADF4351芯片，完成控制；实现了从35 MHz~4.4 GHz全频段的频率可控、输出功率可控、速度可调的自动频率源的生成，并且实现了全频段的扫频功能。通过PC端可以不断更新控制参数，完成智能控制。FPGA控制流程如图2所示。　　

　　2.2环路滤波器的设计

　　环路滤波器一方面能够滤除鉴相器产生的高频成分及其输出波纹，同时还可以抑制带外噪声，取出平均分量（即控制电压）去控制VCO的输出频率；另一方面它也是锁相环的一个重要参数调节器件，决定了锁相环的杂散抑制、相位噪声、环路稳定性、锁定时间以及捷变时间等重要的环路参数［5］。常见的环路滤波器有简单的RC滤波器、无源比例积分滤波器、有源比例积分滤波器3种 ［6］。

　　图3环路滤波电路设计本文根据ADIsimPLL的方案选用了简单、成本低的RC低通滤波器，设计了一个3阶的RC滤波器。设计的通道间隔为200 kHz，环路带宽为35 kHz，相位裕度为45o，可以快速锁定并减少周跳时间。优化后的滤波器电路如图3所示。

3系统性能测试与数据分析

　　PC端通过串口给出了如下5组4位十六进制命令：03D8、07D0、0064、0001、0001，分别表示起始频率1 000 MHz、截止频率2 000 MHz、步进100 MHz、保持时间1 ms、输出功率-4 dBm。用频谱仪测得中心频率1 000 MHz输出频谱性能如图4所示。同时修改步进为1 MHz，并将ADF4351的MUXOUT输出端设置为数字锁定检测模式，当环路锁定时MUXOUT输出高电平，环路失锁时输出低电平。图5为输出频率从1 000 MHz跳变到1 001 MHz时MUXOUT的输出电平变化。

　　从图4可看出输出频率的噪声杂散信号比较低，频谱比较稳定。其信号的频宽为5 MHz，分辨带宽为47 kHz，相位噪声为-73.69 dBc/Hz@500 kHz。从图5得到频谱从1 000 MHz跳变到1 001 MHz的电平变化需要26.18 μs，与计算的误差相差0.18 μs。测试的整体性能满足系统设计的要求。

4系统性能对比

　　表1为各种频率合成系统的性能指标，经比较发现本设计在全频段有着低相噪、杂散抑制好的输出，且分辨率、跳频速度和电路体积等性能与其他系统相比有着明显的优势。

5结论

　　本设计实现了一个自适应的宽频信号源的输出。该设计具有体积小、结构简单、成本低、输出频带宽、频率切换稳定、相噪低、杂散信号少等优点，可以作为宽频收发机本振频率源的输入，在频谱监测、频谱感知等领域的应用有很好的前景。

参考文献

　　［1］ 周斌，曾桂根.一种用于认知无线电的快速频率合成器设计［J］.电子设计工程，2013，21（13）：184186.

　　［2］ 张贯强,田克纯.一种宽频带频率源的设计与实现［J］.科技视界,2015（12）：1213.

　　［3］ 李翔.基于ADF4351宽带频率合成器的频率源设计与实现［J］.科技展望,2014（11）：112114.

　　［4］ Analog Devices Inc.Wideband synthesizer with integrate VCO［Z］.2012.

　　［5］ 张涛,陈亮.电荷泵锁相环环路滤波器参数设计与分析［J］.现代电子技术,2008,31(9):8790.

　　［6］ 刘奡,陆生礼.宽带PLL环路滤波器的设计［D］.南京：东南大学,2006.