林朋飞，陈少昌

　　（海军工程大学 电子工程学院，湖北 武汉 430033）

       摘要：A/D器件是整个通信系统中的关键所在，也是整个系统的瓶颈，国内外科研机构一直投入大量的物力、人力、财力致力于A/D器件的研究。通过分析总结A/D器件的国内外发展近况，总结得出了A/D器件的发展瓶颈，即采样速率的不断提高带来的孔径抖动问题以及ADC采样电路固有的限制。必须解决瓶颈问题，才能设计实现更高性能的A/D器件。

　　关键词：A/D器件；发展近况；瓶颈；孔径抖动

　　0引言

　　为了降低通信系统的复杂性，实现结构通用化、功能软件化，早在1992年MITOLA J就提出了软件无线电，而实现软件无线电的关键步骤是把通信系统中的ADC和DAC向射频端靠拢，最理想情况是天线接收的射频信号直接进入ADC［1］。随着COMS集成电路工艺的迅速发展，相对于模拟电路来说，数字电路集成度高、抗干扰强、易于实现和成本低的优势越来越明显。因此，数字电路常用来代替模拟电路以完成信号的处理。然而现实中信号大多是模拟的，比如温度、声音、图像和压力等模拟信号。因此就需要连接模拟信号与数字信号的桥梁——模数转换器（ADC）和数模转换器（DAC）。

　　模数转换器是将现实世界中的模拟信号转换为数字信号的接口器件，是联系现实世界中模拟信号和数字信号的桥梁，是数字信号技术发展的基础。随着电子技术的迅猛发展以及大规模集成电路的广泛应用，ADC得到了广泛的应用。高速ADC被广泛应用于各个领域，如雷达、通信、电子对抗、测控、医疗、仪器仪表、高性能控制器以及数字通信系统等。但是ADC的发展速度仍不能满足数字信号处理的需要。在现代通信系统中，为了提高系统性能，更好地接收处理信号，MITOLA J提出了软件无线电（Software Radio）技术，即在数字领域实现对信号的处理。它要求ADC能够对2 MHz~2 GHz的通信频段进行处理，并要求有效位数达到12~14 bit，这就对ADC提出了更高的要求［2］。高性能的ADC已经成为现代数字信号处理系统中不可或缺的一部分，研究高速度、高分辨率、低功耗的ADC成为了新的发展趋势，也是国内外研究的热点和难点，因此对ADC的应用研究具有重要意义。

1A/D器件的国外发展情况

　　1.1工业界的A/D器件

　　在工业界中，全球知名A/D器件公司对于高精度、高速率A/D器件的设计研发已经成熟。在美国德州仪器公司收购了国家半导体公司之后，德州仪器公司的中高精度、 超高速ADC体系已经越发完善。例如其产品ADS1282HT就是一款分辨率为31 bit、采样率为45 kS/s的用于地震监测和能源开发的具有PGA的超高分辨率的∑-ΔADC；ADS1255则是一款24 bit、30 kS/s极低噪声的∑-ΔADC,可以应用于对噪声要求极高的信号系统中。另一大芯片公司美信公司在高速率、高精度的A/D器件上也很成熟，比如MAX11905是一款20 bit、 1.6 MS/s、低功耗、全差分SAR ADC,带有内部基准缓冲器，具有很好的动态和静态性能，功率正比于吞吐率，在同类的产品中具有最佳指标。MAX11905采用20引脚、4 mm×4 mm、TQFN封装，可以工作在-40℃~+85℃的温度范围内。此外，国外的Atmel、Linear、Rohm等芯片公司设计新的A/D器件都是走在技术的尖端［3］。

　　1.2学术界的A/D器件

　　超高速、中高精度的A/D器件也引起了众多科研机构的兴趣，世界上诸多知名院校投入大量的科研人员和经费进行A/D的研发设计，以研究出更高性能的ADC。

　　在2004年，美国的加州大学设计研发了一款转换精度8 bit、转换速率600 MS/s的折叠插值式A/D器件，该器件采用了0.18 μm CMOS工艺。在2008年，它们采用单通道并行的结构实现了一款速率为2.5 GS/s、精度为8 bit的超高速A/D器件，该器件是在90 nm的CMOS工艺上实现的。同年，又设计实现一款1 GS/s、10 bit的流水线级联折叠结构的A/D器件，该器件采用了0.35 μm SiGeBiCMOS工艺。2011年，意大利大学帕维亚大学的Aldo Pena Perez在ISSCC(International Solid-State Circuits Conference)发表使用三阶调制器的Sigma-Delta型低速超高精度的模数转换器，在输入信号的带宽达到100 kHz时，实现了SNDR(Signal-to-Noise-and-Distortion Ratio)为84 dB，SFDR为96 dB、功耗仅为140 μW的性能,其采用的是0.18 μm CMOS工艺。同年，博通公司的Chen Chunying发表了VLSI Circuits上的一款高速度、高精度的流水线型模数转换器，该ADC实现了12 bit、3 GS/s的性能指标，并且在输入信号频率达到1.2 GHz的时候SNDR仍高于50 dB,其采用了40 nm的CMOS数字工艺，整体功耗也仅仅只有500 mW［4］。2014年TI宣布推出最新的SAR型ADC,此次推出的ADS7042是业界功耗最低、尺寸最小的12 bit的SAR ADC，这款微型器件的全速功耗只有690 μW；而ADS8354系列则包含了业界最小的14 bit及16 bit的同步采样SAR ADC。

2A/D器件的国内发展情况

　　对于模数转换器的研究国内起步比较晚，主要是一些科研院校在研究，发展比较落后，基础非常薄弱，工艺也很落后，能够投入到市场上的ADC产品也很少，而国外在高性能的ADC器件方面对中国进行进口限制，这极大影响了中国国防工业和电子通信的发展，这就要求我国必须设计自己的ADC。目前国内军用高性能模数转换器主要由各大军工集团下的研究所设计。此外，各大高校也积极设计研发高性能A/D器件，包括中科院半导体所、复旦大学等院校，其中复旦大学的实力最强。

　　从技术上来看，美国国家半导体拥有最先进的CMOS工艺技术，因此在技术上可以实现高速及其他类型的ADC。低功耗仍然是我们的优势所在，而且我们的售价也比其他对手更具有竞争力。

　　目前国内的主要研究成果有［5 6］：2006年，东南大学射频与光电集成电路研究所设计实现了一款速度为1 GS/s、精度为6 bit的超高速ADC，其采用了0.18 μm的CMOS工艺。2009年，又在0.18μm CMOS工艺上设计实现了一款转换速率为2.2 GS/s、精度6 bit的超高速ADC,这两款A/D器件都是采用了全并行结构。2010年，复旦大学设计实现了一款折叠插值结构的ADC，其是在0.13μm工艺下实现的，转换速率为1 GS/s，精度为8 bit。2010年中电集团55所设计了一款转换速度为1.4 GS/s、8 bit的超高速A/D器件。2011年模拟集成电路实验室在半导体学报上公布一款采样两通道时间交错的1.5 GS/s、8 bit的A/D芯片，该芯片是在0.18 μm CMOS工艺上实现的［7］。

3ADC的发展瓶颈

　　模数转换器是连接模拟信号和数字信号的桥梁，是现代数字社会不可或缺的重要组成部分。随着ADC采样速度的不断增加，越来越复杂的功能得以实现，例如认知雷达、医学影像和60 GHz无线通信等［8］。由于电磁谱竞争越来越激烈，美国国防部为了提高系统的灵活性和性能，希望ADC尽可能靠近天线。因此设计实现超高速ADC亟待解决，以满足军用软件无线电、电子战、雷达等需要高宽带和高采样率的军事应用的需求。

　　目前的ADC具有应用广泛、成本低、技术成熟等优点，但在高性能的模数转换器领域，它存在着很多先天性的不足。当信号的采样速率大于2 MS/s时，由于孔径抖动因素，会造成采样时间的不确定性［9］。其规律是伴随着采样速率的增加，其精度就会下降。每增加一倍，就会下降大约1 bit，在过去的几年里，在一定的采样速率下，ADC的精度平均仅提高了1.5 bit。在当下技术状态下，设计实现的采样速率最高的ADC的采样速率是8 GS/s，而精度只有3 bit。在精度为8 bit的情况下，采样速率为4 GS/s［10］。这基本已经达到其理论极限，即使采样速率可以更高，其精度也会下降。

　　而且当下的ADC能够处理的信号的频谱范围有限，仅能够对一小部分频谱进行转换，很可能忽略通信、雷达和其他方面有问题的电磁频谱信号。对于美国国防部来说，实现可进行超高速采样的ADC是当务之需［11］。美国国防先期研究计划局（DARPA）已经通过“商用时标阵列”（ATC）开发出超高速ADC，采样速率可以达到60 GS/s，是现有商用ADC采样速率的10倍，完全可以胜任探测分析30 GHz及以下频谱范围内的任何信号，基本可以覆盖现有电子战通信和雷达等武器装备的工作频段［12］。该ADC在带来惊人的采样速率的同时，也给数据处理能力提出了更高的要求。ADC中每秒采样所产生的数据量将达到1 Tbit，这将会导致巨大的功耗。此外ADC的信号处理能力也要达到同等量级，而且需要对数据量有效降级，从而能够与相邻的电子器件的信号处理能力相匹配，这就进一步对制造工艺和设计提出了更高的要求。该ADC采用32 nm绝缘体Si工艺，在达到了功耗的要求下，达到了所需的数据转换能力［13］。

　　但是随着采样速率的不断提高，会出现很多无法按照预定次数采样的问题，如孔径抖动以及传统ADC采样保持电路的固有限制，已经成为更高精度、更高速度的ADC的发展瓶颈。当下主要是通过插入模拟下变频，适当降低被采样信号的频率以及采用带通技术来适当提高ADC的转换速度，但是仍需要不断探究更好的解决方法［14］。

　　此外人们常常忽略一个ADC限制：信噪比的限制。ADC中的噪声主要由三部分构成：量化噪声；带内噪声或干扰；原来在带外经转换后搬移到带内的噪声或干扰，及混叠噪声。这些噪声在高信噪比时，可能对器件性能的影响并不大，但是在信噪比较低的时候就会严重影响器件的性能，这就会严重影响信号传输的质量。为了减少噪声，通常会把信号尽量放大，但是不能超过ADC的模拟输入信号的幅度，因为在接近ADC的满刻度时，ADC的非线性失真最大，解决这一问题的措施是：增加ADC的动态范围；提高ADC的转换精度；采用新的A/D变换技术，如∑-Δ技术［15］。

　　这些瓶颈都是制约A/D器件性能提高的因素，这将是研究设计ADC的科研人员以后要着力解决的问题，只有解决好这个问题，才能设计实现更高性能的模数转换器。

4结束语

　　本文对A/D器件的国内外发展情况进行了分析总结，并得出了A/D器件的发展瓶颈，即采样速率的不断提高带来的孔径抖动问题以及ADC采样电路固有的限制。可以说A/D器件是整个通信系统中的关键所在，也是整个系统的瓶颈，必须投入大量的物力、人力、财力致力于A/D器件的研究。

　　参考文献

　　［1］ 杨洋.基于软件无线电的数字接收技术研究［J］.技术交流，2012,38(10):6 10.

　　［2］ 温东,姜波,刘翠海.超低频通信中海洋步长滤波器设计［J］.电讯技术,2013,5(2):10 15.

　　［3］ 温广杰，钟京立，谢健.基于ADC和层次分析法的指挥所通信装备效能评估模型构建［J］.现代电子技术，2015,36(2):132 135.

　　［4］ 柳超,蒋华,黄金辉.甚低频通信［M］.北京：海潮出版社,2012.

　　［5］ 卢庆广,夏栋.软件雷达射频采样ADC性能需求分析［J］.般船科学技术,2012(1)：130 132.

　　［6］ MOLISCH A F.Wireless communications［M］.Hoblken: John wiley,2011.

　  ［7］ 付贞,温东,孙晓磊.削波后的甚低频大气噪声中的通信接收性能［J］.电讯技术，2011,11(3):22 34.

　　［8］ 吴兴斌.高速A/D转换器的研究进展及发展趋势［J］.微电子学,2013,13(5):17 29.

　　［9］ 周银.无线通信中流水线模数转换器的低成本低功耗研究与设计［J］.复旦大学学报，2014,27(1):108 150.

　　［10］ 徐硕，崔建文，王暾，等.北斗卫星通信在强震动台网数据传输中的应用［J］.观测技术,2013,21(1):233 235.

　　［11］ 郑瑞洵.海军舰艇通信技术及其发展趋势［J］.舰船电子工程,2012，27(1):121 123.

　　［12］ 王伟,郭大江.甚低频遥控水雷全向数字接收机的研究［J］.现代电子技术,2012,31(14):3 6.

　　［13］ 刘文正,王红军.水面舰艇通信对抗效能评估研究［J］.学术论文与技术学报,2014,32(19):14 16.

　　［14］ ROWE H E. Extremely low frequency (ELF) communication to submarines［J］.IEEE Transactions on Communications, 1974,22(4):371 385

　　［15］ 王伟.基于CMOS工艺高速低功耗折叠内插结构模数转换器设计和研究［D］.上海：复旦大学，2013.