AM5728概述(2)
2016-12-02
1.3 AM572x描述
AM572x封装为大小23x23mm,有760个球,球间距0.8mm的BGA。
1.3.1 MPU子系统
Cortex-A15 MPU子系统集成了下面的子模块:
ARM Cortex-A15 MPCore
两个中央处理单元(CPUs)
ARM Version 7 ISA:标准ARM指令集加Thumb-2,Jzaelle RCT Java加速器,硬件虚拟支持,大物理地址扩展(LPAE:large address extensions)
每个CPU有:Neon SIMD协处理器和VFPv4
中断控制器支持160个中断请求
每个CPU有:一个通用目的的定时器和一个看门狗定时器
调试和追踪特征
每个CPU有:32-KiB指令和32KiB数据L1 cahce
共享2-MiB L2 Cache
48-KiB 可引导ROM
局部电源、复位、时钟(PRCM)管理模块
可仿真调试
数字锁相环(DPLL)
1.3.2 DSP子系统
器件里有2个DSP子系统,每个DSP子系统包含下面子模块:
TMS320C66x VLIW DSP核,可用于音频处理、通用目的的图像处理、视频处理,它扩展了C64x+和C647x DSP的性能,并增加了一些新的特征。
256KiB可配置为Cache或SRAM
32KiB SRAM
32KiB L1D和32KiB L1P Cache或可寻址SRAM
288KiB L2 Cache
EDMA引擎,用于视频和音频数据传输
用于寻址管理的内存管理单元(MMU)
中断控制器(INTC)
仿真调试能力
1.3.3 PRU-ICSS子系统
器件里有2个可编程实时单元和工业通讯子系统(PRU-ICSS:Programmable Real-time and Industrial Communication Subsystems),每个PRU-ICSS由两个32bit RISC核组成(可编程实时单元PRUs:ProgrammableReal-TimeUnits),共享数据和指令内存、内部外设模块、中断控制器(INTC)。
在PRU-ICSS支持的接口中,都是用在主模式和从模式的实时工业协议,比如:
EtherCAT
PROFINET
EtherNet/IP
PROFIBUS
Ethernet Powerlink
SERCOS
1.3.4 IPU子系统
器件中有2个基于Cortex-M4 IPU子系统:
IPU1子系统可用于通用目的。
IPU2子系统专用于IVA-HD,不可干别的用。
每个IPU子系统包括下面:
2个Cortex-M4 CPUs
ARMv7E-M和Thum-2指令集架构
硬件除法和单周期的乘法加速
专用的INTC,具有63个物理中断事件和16个级别
2级内存子系统结构:
64KiBRAM
16KiB Bootable ROM
L1(32KiB共享cache内存)
L2 ROM+RAM
用于地址翻译的MMU
集成的电源管理
仿真调试内嵌在Cortex-M4上