0 引言

    合成孔径雷达(SAR)作为一种全天时、全天候的有源主动式微波成像系统,以其优越的二维高分辨率特性,在国防、地质、自然资源勘探与监测、地形绘测、灾害估计等领域中已经得到了日益广泛的应用。SAR的搭载平台也从机载到星载，向着更高的太空发展。日本、加拿大、美国以及俄罗斯都陆续展开星载SAR成像技术的研究。

    星载SAR系统结构如图1所示。传统的SAR 成像处理需要将原始回波数据记录下传至地面站进行, 采用原始SAR数据压缩算法，即分块自适应量化（BAQ），但SAR原始数据熵值很高，无损压缩算法压缩比太低，这不仅要求雷达卫星具有高带宽的下行数据链路,而且还受到卫星过顶时间的限制。现在普遍希望在星上完成原始数据的处理，只将处理结果下传，但SAR系统庞大的数据量以及高实时性要求高性能信号处理器。

    TS201是ADI公司TigerSHARC系列处理器，具有非常强的运算能力，在雷达阵列信号处理中，TS201应用非常广泛。SAR处理系统中，普遍采用多颗TS201共同完成信号处理，文献[1]中机载SAR系统采用12颗TS201，文献[2]无人机SAR系统采用8颗TS201，文献[3]星载SAR系统采用16颗TS201。利用几十片TS201搭建星载SAR雷达系统，无论从功耗、可靠性、重量、体积等方面都将很难满足星上处理的要求。同时，在研制过程中，由于系统采用多片DSP器件，系统过于复杂，调试困难。

1 异构多核SoC

    随着处理器设计技术的进步，单核SoC迈向多核SoC，以提供更加强大的计算能力，如csx600^[4]，Tile-Gx36^[5]，QorIQT4080^[6]。由于SAR雷达信号处理中计算密集型应用的多样性和复杂性，使得多核异构成为面向这类复杂应用的片上系统首选方案。异构多核SoC优势是将结构、功能、功耗、运算性能各不相同的多个处理器集成在芯片上，并通过任务分工和划分，将不同的任务分配给不同的处理单元，让每个处理单元处理自己擅长的任务，这种多核异构的组织方式执行任务更有效率，实现了资源的最佳化配置，而且降低了整体功耗。同时，芯片上各个处理器还可以动态地改变可重构资源之间的互连关系，控制数据流的流动，进一步提高运算的数据吞吐率。

1.1 异构多核SoC系统结构

    异构多核SoC（MPSoC）是北京微电子技术研究所在成功研制出32位高可靠微处理器后，开发的一款高性能异构多核嵌入式数字信号处理器。

    多核处理器芯片内部主要由一个兼容SPARC V8的主控制器和16个DSP引擎组成。12个DSP引擎包括8个兼容SPARC V8的精简处理器和4个可重构浮点蝶形运算加速单元RBE、4个可重构矢量加速单元RAE。芯片中DSP引擎按照2维网格结构规则排列，形成并行的处理单元阵列,由高速片上互连总线链接，主控制器和16个DSP引擎能够同时并行运行。其整体结构如图2所示。

    芯片采用片上网络结构，所有的单元和模块与具有自主知识产权的片上网络总线(SANOC-BUS)相连接。SANOC-BUS呈规则的二维网格结构，连接有存储器模块（RAM）、PE、RAE、RBE、LINK、只读存储器(ROM，存储旋转因子)和64位SDRAM存储器接口。

    在片上网络系统中，各模块主要功能为：

    (1)PE, 哈佛结构DSP核，由整数单元（IU）、FPU、内部存储器和总线接口4部分组成。

    (2)RBE单元采用配置计算领域中可重构的概念，根据不同的配置指令，RBE执行单精度浮点蝶形运算、乘累加运算、复数乘和求模等不同的运算,支持数据流处理。

    (3)RAE以流处理的方式加速大量数据的规则运算，此单元采用配置计算领域中可重构的概念，根据不同的配置指令，RAE执行矢量字节加减运算、矢量字节乘累加等不同的运算,支持数据流处理。

    (4)LINK模块功能与TS201的LINK模块功能兼容，支持与RAM模块和SDRAM之间DMA传递。

    (5)RAM中的数据既能够被主控制器和PE读写，支持RAM模块之间、RAM模块和SDRAM之间DMA传递。

1.2 片上网络总线设计

    片上网络SANOC_BUS由5层相同的总线系统组成，每层总线系统采用2维网格结构，包括4条水平线和4条垂直线。如图3所示，这5层总线系统分别命名为：L_P2M、L_I2M、L_P2P、L_DMA、L_CMD，负责传输不同的数据包，规定如下：

    (1)L_P2M：负责为处理单元PE对存储器的访问传递信息；

    (2)L_I2M：负责为link接口和SDRAM接口对存储器的访问传递信息；

    (3)L_P2P：负责在处理单元PE间相互访问传递信息；

    (4)L_DMA：负责处理单元PE和存储器之间的快速DMA数据传递；

    (5)L_CMD：负责传递主控制器和处理单元PE针对控制寄存器组和状态寄存器组的访问。

    上图中，在每层总线上，水平线和垂直线的交叉点在此层2维网格平面中拥有唯一的坐标。规定坐标原点定义为网格的左上角，坐标以(x，y)方式表示，x轴方向向右，y轴方向向下。

    每层总线内部存在两种传递模式：动态传递和静态传递。

    (1)动态传递

    对于动态传递，不需要任何设置，芯片硬件自动完成数据包的打包和解析。在多核内部总线中，所有的数据传递按照X-Y虫蠕维序动态的方式进行传递。在传递数据时，不需要预先规划好单独的路径，数据在触发传递时自动加入包头信息，在传递过程中依靠路由结点内部仲裁机制自动寻找路径的总线。动态传递为分时复用，交叉结点间的传递通道在不同时刻传递不同的数据包，这些数据包的源和目的允许不同。

    动态总线数据传递包头格式定义如图4所示。

    在路由单元中，仲裁逻辑规定为：在没有到达目的坐标时，按照XY虫蠕维序路由机制传递；在到达目的坐标后，传递到位于此坐标处的DSP引擎。

    (2)静态传递

    静态传递功能，目的是快速处理规则的流运算。数据流在静态传递过程中，具有唯一确定的源坐标地址和目的坐标地址，并且传递通道完全被源和目的间的数据传递所独占。在应用静态传递时，需要设置目的地址和所占用的总线层，占用总线层一旦设定，就不能够再传递其它动态数据包。静态传递数据包包头格式如图5所示。

    静态传递功能对总线具有独占性，数据流在整个传递过程中，仅利用一个数据包头标志。总线中进行静态传递的路径只被单一的处理单元或存储器发出的数据所占用，其它处理单元若也想采用静态传递的方式传递数据，只能为其规划一条单独的数据传递通道。

    静态传递包头格式如图5所示，“目的坐标”，“预路由坐标”，“传递层号”需要预先设置。

    “预路由坐标”的功能描述如下：虽然依靠X-Y路由机制，数据包能够主动找到目的地址，但在静态传递数据时，每个数据包都会很长，由于对数据传递通道具有独占性，可能会阻碍其它静态数据包的传递，为此，增加“预路由坐标”参数设计。数据包首先按照“预路由坐标”传递，先按照X轴参数传递，再按照Y轴参数传递；当“预路由坐标”参数传递完后，再按照X-Y路由机制达到目的坐标。

2 异构多核SoC的应用

2.1 性能比较

    在SAR雷达信号处理中，对FFT算法的处理速度是评价多核处理器性能非常重要和关键的指标。表1为多核处理器与目前比较常用的数字信号处理器（DSP）快速处理32 K点单精度浮点FFT运算性能比较。

    多种不同可重构加速处理单元结合在一起，发挥各自的优势：主控制器发挥灵活的控制功能；RSIC架构的PE适合非规则数据处理，可重配置的RBE/RAE适合数据流处理。不同功能单元相互独立，每个单元的功能划分相对单一，把运算、存储、控制、调度等功能分散在不同的功能单元中实现，降低系统功耗，降低了每个处理单元的复杂度,改善了系统的可实现性。

2.2 SAR算法处理

    图6为利用ERS-2卫星数据处理结果。图6(a)中方框中围起来的部分为北京西边官厅水库的遥感图像，图6(b)为SAR雷达数据经过CS算法处理的结果。

3 结论

    异构多核SoC具备高性能、高可靠性、扩展能力强、低功耗的特点，主要面向雷达信号处理，星载图像处理等高数据吞吐率、计算密集型的应用领域，也可用于对可靠性要求非常高的多任务实时控制系统。SoC内采用多层二维网格总线结构，每一层总线传递各自特定的信息包，互不干扰，片内总线带宽非常高，不会成为影响性能的瓶颈，能够在此基础上开发面向各种应用的异构多核SoC。

参考文献

[1] 蒋留兵，车俐.新一代通用机载雷达信号处理机的实现[J].电子设计工程，2009(5)：79-81.

[2] 郝慧军.无人机载SAR实时信号处理设计及实现[J].科技视界，2015(26)：7-8.

[3] 朱木.同步轨道SAR实时成像算法研究[D].哈尔滨：哈尔滨工业大学，2014.

[4] YUAN M，BAKER J W.Scalable and efficient associative processor solution to guarantee real time requirements for air traffic control systems[M].2012 IEEE 26th international parallel and distributed processing symposium  p1688-1695.

[5] http：//www.tilera.com/pdf/productbrief.

[6] 飞思卡尔推出基于Layerscape架构的全新QorIQ系列多核处理器[J].单片机与嵌入式系统应用，2014(5)：77-77.

作者信息:

宋立国1，胡承秀2，亓洪亮1

(1.北京微电子技术研究所，北京100076；2.北京宇航系统工程研究所，北京100076)