全球第一大芯片自动化设计解决方案提供商及全球第一大芯片接口IP供应商、信息安全和软件质量的全球领导者Synopsys（NASDAQ：SNPS）近日宣布与TSMC合作，共同为TSMC 22nm超低功耗（ULP）与22nm超低漏电（ULL）平台开发DesignWare? 基础IP。该基础IP包含用于TSMC 22nm工艺的逻辑库、嵌入式内存以及一次性可编程（one-time programmable，OTP）非挥发性内存（non-volatile memories，NVM），能协助设计人员大幅降低功耗，同时满足各式应用的性能需求。DesignWare Duet Package包括了具备面积优化的高速低功耗嵌入式内存、使用标准核心氧化物（core oxide）或厚IO 氧化物以实现低漏电率的逻辑库、内存测试与修复能力以及功耗优化套件，能为SoC带来最佳的结果质量。

　　DesignWare HPC设计套件内容包括高速、高密度的内存实例（memory instance）和逻辑单元，能协助SoC设计人员进行CPU、GPU与DSP核心的优化，以达到速度、面积与功耗的最佳平衡。用于TSMC 22nm ULP与22nm ULL工艺的DesignWare OTP NVM IP无须额外的光罩层数或制程步骤，且能以最少的硅足迹（footprint）达到高产出、高安全性及高可靠性。

　　TSMC设计基础架构营销事业部资深处长Suk Lee表示：“TSMC与Synopsys多年成功的合作经验有助于双方客户实现SoC在性能、功耗及芯片面积的目标。通过为TSMC 22nm ULP与22nm ULL工艺提供DesignWare 基础IP，Synopsys作为业界领导厂商，持续提供通过验证的IP解决方案，协助设计人员减少设计工作量，同时在TSMC最新技术中实现设计目标。”

　　Synopsys营销副总裁John Koeter也表示：“Synopsys与TSMC密切合作已历经了多个TSMC工艺时代。我们所提供的高质量基础IP能协助设计人员满足SoC在功耗、性能与面积的需求。为TSMC 22nm ULP 与22nm ULL工艺提供DesignWare逻辑库与嵌入式内存IP，能协助设计人员大幅降低目标应用的功耗，并加快产品的上市脚步。

　　上市情况

　　针对TSMC 22nm ULP 与22nm ULL工艺的DesignWare Duet Package与HPC设计套件预计于今年第三季度上市。用于22nm ULP工艺的DesignWare OTP NVM IP预计于今年第三季度上市，而用于22nm ULL工艺的OTP NVM IP则计划在明年第一季度上市。

　　关于DesignWare IP

　　Synopsys是一家为各种SoC设计者提供高质量和已验证的IP解决方案的领先供货商。其丰富的DesignWare IP产品系列包括逻辑库、嵌入式存储器、嵌入式测试单元、仿真IP、有线和无线接口IP、安全IP、嵌入式处理器和和子系统。为了加快原型设计、软件开发和IP与SoC的集成，Synopsys的IP提速计划还提供IP原型设计工具包、IP软件开发工具包和IP子系统。Synopsys在IP质量中的大量投入、综合技术支持和健全的IP开发方法学使设计人员降低了集成风险，缩短了产品上市时间。更多关于DesignWare IP的信息，请至：www.synopsys.com/designware。

　　关于Synopsys

　　Synopsys（Synopsys, Inc.，纳斯达克股票市场代码： SNPS）致力于创新改变世界，在芯片（Silicon）到软件（Software）的众多领域，Synopsys始终引领和参与全球各个科技公司的紧密合作，共同开发人们所依赖的电子产品和软件应用。Synopsys 是全球排名第一的芯片自动化设计解决方案提供商，全球排名第一的芯片接口IP供应商，同时也是信息安全和软件质量的全球领导者，位列世界第15大软件公司，并荣选美国标准普尔500指数成分股龙头企业。Synopsys总部位于美国硅谷，成立于1986年，目前拥有12200多名员工，分布在全球100多个分支机构。2017年财年营业额逾27亿美元，拥有2600多项已批准专利。作为半导体、人工智能、汽车电子及软件安全等产业的核心技术提供商与驱动者，Synopsys的技术一直深刻影响着当前全球五大新兴科技创新应用：智能汽车、物联网、人工智能、云计算和信息安全。

　　自1995年在中国成立新思科技以来，已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构，员工人数1139人，建立了完善的技术研发和支持服务体系，秉持“加速创新、推动产业、成就客户”的方针，与产业及合作伙伴携手共进、共同发展，成为中国半导体产业快速发展的优秀伙伴和坚实支撑。