《电子技术应用》
您所在的位置:首页 > 测试测量 > 设计应用 > 一种飞机机载数据中继管理单元设计与实现
一种飞机机载数据中继管理单元设计与实现
2018年电子技术应用第6期
吕 鸣,滕 斌
西安中飞航空测试技术发展有限公司,陕西 西安710089
摘要: 在飞行试验中,飞机上采集的机载测试数据通过遥测链路传输到地面进行实时监控。需要对传输前的机载数据进行处理,以满足遥测发射的需求。采用软件无线电技术,设计了一种基于FPGA和嵌入式Linux的飞机机载测试数据中继管理单元。详细阐述了FPGA、硬件电路及嵌入式软件等关键部分的设计。设备实现了对飞机机载采集数据的处理、转发和无线链路管理功能,经实际试飞测试,满足应用需求。
中图分类号: TP391.7;V243.1
文献标识码: A
DOI:10.16157/j.issn.0258-7998.174744
中文引用格式: 吕鸣,滕斌. 一种飞机机载数据中继管理单元设计与实现[J].电子技术应用,2018,44(6):52-55.
英文引用格式: Lv Ming,Teng Bin. Design and implementation of flight test data relay management unit[J]. Application of Electronic Technique,2018,44(6):52-55.
Design and implementation of flight test data relay management unit
Lv Ming,Teng Bin
Xi′an ZhongFei Aviation Test Technology Development Co.,Ltd.,Xi′an 710089,China
Abstract: In flight test, the test data captured is transported to ground system by telemetry link for real-time monitor, and the test data needs to be proceeded before telemetry transported. Using software defined radio technology, a flight test data relay management system was designed. The key parts of unit are fully detailed, including the FPGA,hardware circuit and the embedded software. The functions of processing and transmitting flying test data and management of wireless link are designed, meeting the application requirements by means of flight test.
Key words : flight test;relay management;airborne test data

0 引言

    飞机的试飞测试由试飞测试系统来完成,试飞测试系统包括了机载和地面两大部分。机载测试系统通过采集器将传感器采集到的试飞所需数据进行记录,同时通过遥测发射/接收子系统,以无线电遥测的方式,从飞机上遥测传输到地面,进行数据的实时分析、处理和监控,以确保飞行试验安全、提高试飞效率[1-2]

    目前,机载采集数据通常以PCM格式通过遥测网络收发设备和发射天线来实现空地数据传输。根据测试数据的传输需求,需要研制一种机载测试数据中继管理单元,来实现机载测试数据的格式转换、帧处理及数据转发,同时还可以实现对无线传输链路的管理及实时监控,以满足试飞应用需求[3]。系统应用结构框图如图1所示。

ck1-t1.gif

1 总体架构设计

    根据实际应用需求,机载测试数据中继管理单元设计实现的外部接口包括:2路千兆自适应以太网端口,用于机载采集数据到遥测网络数据交换;1路百兆以太网端口,用于管理机载无线网络收发机;2路RS232,用于遥测网络收发设备管理;4路RS422\TTL接收发送PCM数据。机载测试数据中继管理单元接收数据类型是机载以太网数据包、PCM数据。同时,满足机载环境下运行要求。

    总体设计基于Xilinx Virtex5-FX70T FPGA、嵌入式Linux MontaVista操作系统。对机载测试数据中继管理单元的功能结构采用分层的结构进行设计,如图2所示。

ck1-t2.gif

    (1)物理通信接口,主要实现嵌入式总线控制器的通信接口,包括RS232串口、存储接口、通信网口。

    (2)CPU、一层简单交换IP核、底层FPGA逻辑硬驱动IP核以及PCM数据接收、发送核IP核,主要实现对通信接口的FPGA逻辑直接控制,FPGA逻辑实现aNET采集数据的处理与转发、数据通信接口、PCM数据接口。

    (3)OS BSP板级支持包和驱动程序,主要实现各种数据接口及CPU硬件的屏蔽,对操作系统、应用程序和上层应用实现统一的访问接口,实现对设备的易访问性。

    (4)嵌入式操作系统,主要提供一个有效的多任务的环境,实现对通信任务的实时高效调度与管理,进行有效的高精确度的时间管理,实现有效的内存管理,以高效的方式完成各种接口与应用程序之间的数据访问。

    (5)Xps_ll_mac TCP/IP网络协议栈,主要提供对标准TCP/IP协议的支持,以实现Xps_ll_mac核与标准网络设备的通信,支持SNMP进行网络管理。V5_tri_mac ARP、UDP网络协议栈,实现V5_tri_mac 核ARP、UDP网络协议,支持SNMP进行网络管理[4]

    (6)应用程序,即根据用户使用需求开发的上位机应用软件,通过调用相应的协议处理过程程序,完成无线链路的管理。

2 硬件电路设计

    硬件电路主要由电源模块、数据处理模块组成,如图3所示。电源模块主要给机载测试数据中继管理单元提供电源,数据处理模块负责实现所有数据处理功能。

ck1-t3.gif

    电路设计的核心是数据处理模块,其承担机载测试数据中继管理单元的所有数据处理功能。其主要由两部分组成,第一部分为接口板,主要为变压器、千兆以太网物理芯片以及电源芯片等构成的千兆以太网接收电路;第二部分为控制板,主要由FPGA、Flash、SDRAM、电源芯片等组成,负责实现机载测试数据中继管理单元数据处理的所有功能[5]。数据处理模块原理框图如图4所示。

ck1-t4.gif

3 FPGA逻辑与片上系统设计

    FPGA是数据处理模块的核心,在为外围芯片提供控制器的同时,也为嵌入式操作系统和应用程序提供运行平台[6],其片上系统设计如图5所示。

ck1-t5.gif

    FPGA片上PoverPC440处理器(简称CPU)提供了PLB系统总线,各个逻辑模块以IP核的方式作为从器件挂载在PLB系统总线上受FPGA片上内部CPU控制,构成片上系统。此外,FPGA片上CPU内部集成DMA控制器,其提供了4个高速DMA数据通道接口,称为LocalLink接口。

    作为PLB从设备连接的IP核,包括:片上三速自适应以太网MAC核(XPS_LL_Temac)、片上BRAM(XPS_BRAM)、RRD2存储控制器(PPC440_DDR2)、Flash控制器(XPS_Flash)、中断控制器(XPS_INTS)、串口核(XPS_UART)、自主设计的PCM数据接收核(XPS_PCM_RE)、自主设计的PCM数据发送核(XPS_PCM_RE)。

    一个片上三速自适应以太网MAC核(XPS_LL_Temac)连接LocalLink接口,用作收发机管理接口。

    自主设计的简单网络帧交换逻辑IP核(Switch模块)设计完成两个V5专用三态MAC核(V5_tri_mode_eth_mac)之间、MAC核与CPU之间的以太网数据帧交换[7],实现aNET机载数据接口与收发机数据/中央地面管理接口的数据交换,同时实现从收发机数据/中央地面管理接口转发管理数据帧到处理器模块。

    PCM数据处理模块包括PCM数据接收核(XPS_PCM_RE)子模块、PCM数据发送核(XPS_PCM_SEND)子模块。两个子模块独立工作,分别实现PCM转网络接收和网络转PCM发送的功能。

    PCM数据接收核(XPS_PCM_RE),其功能是接收解码PCM数据流。输入接口:PCM码流与时钟信号。输出接口:解码的PCM数据流以子帧对齐的方式通过PLB总线提交给PPC处理器模块。主要模块包括:码型判断子模块、码同步子模块、同步字比较子模块、PCM接收FIFO、PLB寄存器。

    PCM数据发送核(XPS_PCM_RE),其功能是生成PCM数据流。输入接口:PPC处理器模块生成的符合格式格栅要求的PCM数据、PLB设置寄存器。输出接口:RS422变压器/TLL变压器,输出PCM时钟与码流信号。主要模块包括:PCM发送FIFO、PLB寄存器、码型生成子模块、频率综合子模块。

4 嵌入式系统与软件架构

    MontaVista嵌入式Linux提供了对机载测试数据中继管理单元FPGA片上PoverPC440处理器的支持,提供了针对PowerPC架构优化的Linux操作系统内核和文件系统以及完整的交叉编译开发工具链。针对机载测试数据中继管理单元的设计需求,完成FPGA片上系统操作系统内核配置、裁剪与编译。

    在系统软件设计中,V5三态MAC核寄存器接口作为从设备挂到PLB内部总线,实现V5三态MAC核寄存器与PHY寄存器控制。当aNET接口设备网络连接状态改变后PHY连接状态寄存器值改变触发操作系统中断,中断响应程序通过V5三态MAC核寄存器驱动MAC_MDIO读取PHY连接状态寄存器值并重新设置MAC的连接速度与工作方式,实现10/100/1 000三态自适应功能。

    PCM数据接收、发送核IP核也作为从设备挂到PLB内部总线,作为PCM数据接口实现应用程序对PCM数据进行处理。

    简单交换IP核(Switch模块)驱动设计包含 Linux操作系统的LocalLink DMA外设操作。采用DMA 操作机制,允许外围设备和主内存之间直接传输其IO数据, 而不需要系统处理器的参与,大大提高外设与设备通信的吞吐量, 省去CPU大量计算开销。

    机载测试数据中继管理单元应用软件开发采用模块化方式,完成对无线链路的管理[8]。应用程序总体设计框图如图6所示,包括内部接口MIB树、SNMP管理主代理模块、MIB树管理处理模块、采集数据生成/交换模块4个子模块。 

ck1-t6.gif

5 结束语

    本文结合飞行试验的应用需求,采用FPGA与嵌入式Linux结合的设计方案,实现了一种机载测试数据中继管理单元的设计。FPGA可以实现底层硬件高速数据处理,并提供各种接口,保证设备运行性能;同时在FPGA上集合多种逻辑资源,有效减小了设备空间结构。Linux嵌入式操作系统满足复杂数据处理、设备配置与管理,为设备实现提供良好的设计灵活性。该设备在某型飞机试飞中应用测试,通过试验测试证明,设备达到全部设计指标,解决了型号试飞应用需求,取得了良好的应用效果。

参考文献

[1] 杨廷梧,王云山,滕斌.飞行试验遥测机载测试技术的发展与应用[J].测控技术,2013,32(4):5-8.

[2] 马捷中,郭阳明,陆艳洪,等.飞行数据管理记录系统的数据采集技术实现[J].计算机工程与设计,2006,27(3):2469-2471.

[3] HILL A.A flight data management concept[J].Aerospace and Electronic Systems Magazine.IEEE,2004,19(4):11-16.

[4] SCHUR K A.Comparison of the SAE linear token passing bus and the fiber distributed data interface protocols[C]//IEEE/AIAA Digital Avionics System Conference Proceeding.Seattle,WA:1995,14th DASC,1995:23-29.

[5] 杨代文,彭卫东,魏麟.机载设备数据通信测试系统的设计[J].科学技术与工程,2012,11(12):9118-9121.

[6] 吴建军,姬芳,谢拴勤.基于FPGA的智能化I/O接口在飞机测控系统中的应用[J].计算机测量与控制,2005,13(7):668-670.

[7] 刘清饶,王勇,宋博.新型机载高速数据通信系统设计[J].压电与声光,2006,2(28):17-20.

[8] 陈勇.民用飞机机载软件管理[M].北京:航空工业出版社,2015.



作者信息:

吕  鸣,滕  斌

(西安中飞航空测试技术发展有限公司,陕西 西安710089)