《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现
基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现
2018年电子技术应用第8期
蒋 林,衡 茜,张春茗,邓军勇,王喜娟
西安邮电大学 电子工程学院,陕西 西安710121
摘要: 高性能数据转换器是第五代移动通信基站系统的核心器件,其采样速率不低于3 GS/s、分辨率高于12 bit,因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在保证高速传输的前提下,折中考虑功耗和资源,该电路在传输层采用预分频技术完成组帧;在数据链路层采用极性信息简化编码技术实现8 B/10 B编码。在Vivado 16.1环境下,采用Xilinx公司的ZC706 FPGA中PHY IP和JESD204B Receiver IP完成控制层接口电路的验证。实验结果表明数据传输正确,且串化后的传输速度达到7.5 Gb/s,相较于同类型的接口设计,其传输速度提高了50%。
中图分类号: TN4
文献标识码: A
OI:10.16157/j.issn.0258-7998.180772
中文引用格式: 蒋林,衡茜,张春茗,等. 基于3 GS/s 12 bit ADCs的高速串行接口控制层电路的设计与实现[J].电子技术应用,2018,44(8):47-51.
英文引用格式: Jiang Lin,Heng Qian,Zhang Chunming,et al. Design and implementation of high speed serial interface controller circuit for 3 GS/s 12 bit ADCs[J]. Application of Electronic Technique,2018,44(8):47-51.
Design and implementation of high speed serial interface controller circuit for 3 GS/s 12 bit ADCs
Jiang Lin,Heng Qian,Zhang Chunming,Deng Junyong,Wang Xijuan
School of Electronic Engineering,Xi′an University of Posts and Telecommunications,Xi′an 710121,China
Abstract: High performance data converter is the core device of the fifth generation mobile communication base station system. Its sampling rate is no less than 3 GS/s and the resolution is higher than 12 bit. Therefore, it is inevitable for high-speed serial interface to replace traditional interface circuits. Based on JESD204B protocol, this paper designs a high speed serial interface control layer circuit applied to 3 GS/s 12 bit ADCs. Under the premise of ensuring high-speed transmission, it considers the power consumption and resources in the compromise. The circuit adopts the pre-frequency technique to complete the framing in the transmission layer, and the 8 B/10 B coding is implemented by using the polar information to simplify encoding techniques in the data link layer. In Vivado 16.1 environment, using the Xilinx ZC706 FPGA PHY IP and JESD204B Receiver IP, the verification of the interface circuit proposed in this paper is completed. The experimental results show that the data transmission is correct, the serialized transmission speed is 7.5 Gb/s. Compared with the same type interface design, the transmission speed is increased by 50%.
Key words : the fifth generation mobile communication;high speed serial interface;ADC;JESD204B protocol

0 引言

    在第五代移动通信中,高性能A/D、D/A转换器是其发展的核心器件。因此,随着转换器分辨率和采样速率的提高,多路并行数据传输不仅增加芯片的引脚设计,还增加板级布线和系统互联的硬件开销,直接增加系统成本。而且当数据速率超过1 Gb/s时,低电压差分信号(Low-Voltage Differential Signaling,LVDS)技术难以满足转换器带宽的需要。因此,用于数据转换器的高速串行接口正在形成一种趋势,以支持更高速转换器、灵活的时钟以及确定性延迟等日渐严苛的要求[1]

    JESD204B针对高速数据转换器的串行数据接口,不仅可以克服LVDS并行数据传输带来的性能下降,同时最高可支持12.5 Gb/s,比LVDS吞吐量提高10倍,降低I/O需求及封装尺寸,降低静态功耗和节省系统成本。

    目前,主流的高速高精度数据转换器芯片均采用JESD204B接口,如ADI近期发布的14 bit 2.6 GS/s双通道模数转换器AD9689和TI推出的12 bit 8 GS/s射频模数采样芯片ADC12J4000[2]等。国内相关技术虽然落后于国外,但各高校和科研机构针对不同的应用均做了相关研究,并取得了一定的进展。本文根据JESD204B标准设计了高速串行接口发送端控制层电路,主要包括传输层、数据链路层。通过搭建的硬件仿真平台,验证了控制层电路的正确性,并且其性能也很理想。

1 JESD204B标准概述

    JESD204B是一种数模转换器通过串行接口链路连接后端数字信号处理设备的标准。该标准的体系结构可分为应用层、传输层、链路层和物理层,在功能上可将接收接口作为发送接口的逆过程。应用层是负责JESD204B链路配置和数据映射。传输层主要是用户根据数据格式的配置来对数据结构重新打包,以便映射为8位字节。加扰层为可选择模块,主要通过对8位字节的加解扰来扩展频谱,从而减少电磁干扰效应。数据链路层主要实现同步字符的产生、多帧同步、链路对齐、链路同步等用于通道对准监控和维护的操作,以及8 B/10 B编解码。物理层用于支持高速串行数据的发送与接收、串行与并行之间的转换。其结构如图1所示。

wdz12-t1.gif

2 发送端控制层电路的设计与实现

    根据3 GS/s 12 bit高速高精度A/D转换器以及JESD204B标准中子类1工作模式的要求,搭建了一个完整的发送端控制层电路框架,如图2所示。本文设计的电路主要包括3个模块:传输层模块、数据链路层模块和8 B/10 B编码器模块。首先根据转换器数量M=4和样本数S=4,将ADC过来的3 GS/s 12 bit数据送入传输层,然后对其降频后通过读取串行外设接口(Serial Parallel Interface,SPI)发送过来的配置信息来添加控制字符和尾字符的方式把数据打包成通道数L=8的并行数组;之后把每个通道的32 bit数据送入数据链路层,通过码组同步(Code Group Synchronization,CGS)、初始通道对齐序列(Initial Lane Alignment Sequence,ILAS)阶段和字符替换来实现同步字符的产生、多帧同步、链路对齐与同步等操作;最后把数据送入8 B/10 B编码模块来完成控制层接口的数据传输。

wdz12-t2.gif

2.1 传输层模块设计

    传输层对于发送端控制层接口来说,是整个电路模块设计的开始,它主要通过添加控制字符和尾字符把接收的3 GS/s 12 bit ADC数据打包成8位并行数组。由于从ADC过来的数据速率很高,并且考虑在FPGA板上可实现的最高频率问题,因此在传输层的第一级将其转换为4路并行的750 MS/s 12 bit的ADCs,并利用多相时钟产生器对每一路数据进行下采样,产生4相、相位间隔90°的187.5 MHz的采样时钟。然后根据SPI寄存器配置参数来进行合理的数据映射,即把多位样本数据转换成一系列非扰码的8位字节。因此传输层总体电路结构可分为5个模块:下采样模块、样本缓存模块、SPI寄存器配置参数读取模块、模式控制模块和组帧器模块。

    下采样模块是对数据进行S取4的采样,进而达到对整个系统降频的目的。样本缓存模块是对前面下采样模块的样本数据按由低到高依次先暂存在样本缓存器中,缓存空间大小定义为256 bit。图3为下采样模块送入样本缓存模块的数据组合格式,这样的组合也有益于组帧时数据的读取。SPI寄存器配置参数模块主要是读取SPI发送过来的配置信息,根据配置寄存器中定义的10 bit存储参数值,为模式控制模块提供组帧判断信息。模式控制模块是根据不同的配置参数组合对当前的工作模式进行判断。表1是根据项目需求提出的6种工作模式以及所支持的映射组帧参数。组帧器模块主要是根据模式控制模块的组帧模式信息,按照JESD204B标准的数据映射方法完成对样本缓存模块采样数据的组帧。这种映射方式有利于降低电路功耗,节省电路资源和减小电路面积。

wdz12-t3.gif

wdz12-b1.gif

2.2 数据链路层设计

    数据链路层是整个发送端的关键组成部分。在数据链路层中,需要对传输层传输过来的数据进行初始化帧同步、初始化通道同步和字节产生替换来建立正确的传输通道,然后采用8 B/10 B方式对数据进行编码,并生成特殊控制符来实现通道对准监控和维护。同时,在设计该模块电路时要兼顾速度、面积和功耗等资源。所以,将数据链路层分为链路控制模块、CGS模块、ILAS模块、字符替换模块以及多路数据选择器模块。

2.2.1 链路控制模块

    链路控制模块是对整个数据链路层的控制,主要负责在链路层初始化过程、同步维持过程和重同步过程中发送对应的数据和控制信号,方便其余模块根据其反馈信息进行调整,从而完成链路初始化到正常数据发送操作的过程,如图4所示的跳转机制。

wdz12-t4.gif

    首先,链路在复位结束或收到再同步请求时,进入到CGS阶段,不断发送规定的码组同步字符。若发现同步请求信号取消,状态机就会转移到ILAS阶段。ILAS阶段会将4个多帧序列发送完,然后发送相应的指示信号给状态机,表明已完成该序列并请求状态转移。控制模块接收到该信号有效后,将状态机转换到正常的数据发送阶段,并选择字符替换模块输出数据。

2.2.2 CGS模块

    CGS阶段是链路层进行初始化操作的第一步。主要通过Comma码进行字符边界的检测,使得接收端在连续的串行数据流中检测出字符的边界。

    具体实现过程是,当链路系统发生复位或者重同步时,接收端SYNC同步信号拉低置0,由此进入CGS阶段。在CGS阶段期间,发送端发射一系列连续的标志符/K28.5/(不少于F+9个/K28.5/字节,F为每帧的字节数目),接收端在收到至少4个连续/K28.5/字符,并对无序比特流定边界后就解除对发送端同步请求信号。发送端检测到同步请求解除后,在下一个本地多帧时钟上升沿停止发送/K28.5/字符,然后进入ILAS阶段。

2.2.3 ILAS模块

    当系统完成CGS阶段之后,发送端紧接着就进入ILAS阶段。在ILAS阶段,一方面是为了发送链路配置数据,另一方面是完成帧以及多帧初始化同步。ILAS由4个多帧组成,这4个多帧均以/R/=/K28.0/控制字符开头,以/A/=/K28.3/控制字符结尾,中间为正常数据。这样可以让接收端通过/A/字符来完成多帧末尾的对齐。除此之外,第二个多帧的第二个8位字节是/Q/=/K28.4/控制字符,它标示着链路配置数据传输的开始,其中配置数据有14个字节。

2.2.4 字符替换模块

    在JESD204B协议中,用码组同步和初始通道对齐序列来完成字节边界同步和多通道对齐。当系统完成了上述两个阶段后,在非扰码模式下传输层将用户数据直接发送到数据链路层的用户数据阶段。此时,要对数据进行同步字符替换,达到监控、校正和通道对准,从而建立在发送端与接收端正确的传输通道,提高传输的准确性。DATA字符替换模块遵循如下规则:

    (1)当前帧的最后一个字节与多帧的最后一个字节不一致时,如果当前帧的最后一个字节和前一帧的最后一个字节相同时,发送端应该把当前帧的最后一个字节用控制字符/F/=/K28.7/进行替换。但如果前一帧的最后一个字节已经是特殊控制字符,则当前帧的最后一个字节不对其进行替换,保持原始数据的正常传输。

    (2)当前帧的最后一个字节与多帧的最后一个字节一致时,如果当前帧的最后一个字节和前一帧的最后一个字节相同时,发送端应该把当前帧的最后一个字节用控制字符/A/=/K28.3/进行替换。与规则1不同的是,即使前一帧已经用特殊控制字符替换过了,也应该对原始数据进行替换。

2.2.5 8 B/10 B编码模块

    8 B/10 B编解码最早由IBM公司提出,早期的查表法虽然实现起来较简单,但其速率、面积和功耗等资源方面受到了很大的限制。为了满足JESD204B协议接口,本文采用极性信息简化编码表对8 B/10 B编码进行实现。

    对于新型8 B/10 B编码来说,它主要是在保证DC平衡和转换密度的情况下,利用3 B/4 B和5 B/6 B并行编码来提升电路工作频率。同时还采用一些特殊控制符来进行误码监测。本文就是基于这样的设计将编码电路分为K字符编码器模块和D字符编码器模块,其中K字符编码器模块采用直接编码的方法,而D字符编码器模块分为5 B/6 B编码和3 B/4 B编码。首先进行K字符编码和D字符编码的选择,并且进行对应的初步编码;然后对所对应的编码进行修正,最后进行选择性输出。其相关的主要编码流程如图5所示。

wdz12-t5.gif

3 仿真与验证

3.1 验证方法

    本文采用Modelsim 10.1软件完成了JESD204B发送端控制层电路的前端仿真验证。采用Vivado 16.1软件和Zynq-7000系列芯片XC7Z045FFG900-2 FPGA中的JESD204B PHY IP和Receiver IP[11]搭建硬件仿真验证平台,把控制层输出的并行数据发送给PHY IP,经过串化等一系列操作送给JESD204B Receiver IP,最后通过用ILA核抓取数据传输的实时波形图和对比发送、接收的数据,来实现硬件仿真验证,如图6所示。

wdz12-t6.gif

3.2 验证结果

    用Vivado16.1将功能仿真正确的RTL级代码综合后的电路烧写到ZC706开发板上,并使用ILA核抓取信号的实时波形进行分析。图7(a)和图7(b)是链路建立后用户数据传输的实时波形截图,在经过传输层输出32 bit数据、链路层用户数据、8 B/10 B编解码和JESD204B Receiver IP输出的32 bit数据后,对比发现发送和接收的数据无错码,即验证了发送端控制层电路数据传输的正确性。

wdz12-t7.gif

    本文设计电路占用的FPGA资源如表2所示。除此之外,整个发送端控制层电路的功耗为0.467 W,建立时间的slack为0.235 ns,保持时间的slack为0.068 ns,并且经过IP串化后的位速率达到7.5 Gb/s。

wdz12-b2.gif

4 结论

    随着转换器分辨率和速度不断提高,JESD204B串行接口电路成为高速高精度数据转换器的标准接口。本文根据JESD204B标准设计了应用于3 GS/s 12 bit ADC发送端控制层接口,在满足速率的前提下,采用预分频技术和极性信息简化编码技术实现功耗和资源优化,并采用Xilinx公司的Zynq-7000系列芯片XC7Z045FFG900-2 FPGA验证系统,完成了硬件仿真验证,串化后的位速率可以达到7.5 Gb/s,相较于同类型的接口设计,其传输速度提高了50%。

参考文献

[1] Ian Beavers.以JESD204B开始您的系统设计[J].中国电子商情(基础电子),2014(6):31-33.

[2] 樊周华.基于JESD204B标准的高速串行接口设计与实现[D].西安:西安电子科技大学,2016.

[3] YOU S,LI F,ZHANG C,et al.High speed serial interface transmitter controller based on JESD204B for 1 GSPs ADCs[C].IEEE International Conference on Electron Devices and Solid-State Circuits.IEEE,2015:87-90.

[4] 田瑞,刘马良.JESD204B协议的高速串行转换器接口[J].西安电子科技大学学报,2017,44(4):69-74.

[5] 欧阳靖,姚亚峰,霍兴华,等.JESD204B协议中发送端同步电路设计与实现[J].电子器件,2017,40(1):118-124.

[6] 周典淼,徐晖,陈维华,等.基于JESD204B协议的数据传输接口设计[J].电子科技,2015,28(10):53-55,60.

[7] 李长庆,程军,李梁,等.采用并行8 B/10 B编码的JESD-204B接口发送端电路设计[J].微电子学与计算机,2017,34(8):70-75.

[8] 霍兴华,姚亚峰,贾茜茜,等.JESD204B接口协议中的8 B/10 B编码器设计[J].电子器件,2015,38(5):1017-1021.

[9] 詹介秋.JESD204B高速串行接口的FPGA实现[J].电子世界,2017(18):109-110.

[10] JEDEC Solid State Technology Association.JEDEC Standard JESD204B.2011.

[11] Xilinx.Xilinx transceiver PHY IP core user guide[EB/OL].[2018-03-20].www.xilinx.com.



作者信息:

蒋  林,衡  茜,张春茗,邓军勇,王喜娟

(西安邮电大学 电子工程学院,陕西 西安710121)