《电子技术应用》
您所在的位置:首页 > 其他 > 业界动态 > 详解7nm工艺,三星,台积电,英特尔,格罗方德真不容易

详解7nm工艺,三星,台积电,英特尔,格罗方德真不容易

2018-11-01
关键词: 7nm

  晶圆代工巨头企业三星、台积电和GF(格芯),在半导体工艺的发展上越来越迅猛,10nm制程才刚刚应用一年半,7nm制程便已经好似近在眼前。

  在业界盛行的摩尔定律将死的论调下,如此猛烈的突击7nm制程需要克服怎样的困难?几方大佬又是如何布局这一关键节点?

  详解7nm工艺,三星,台积电,英特尔,格罗方德真不容易

  Intel

  作为全球最大的半导体企业,Intel在半导体工艺方面一直保持着领先地位,并且引领了大量全新技术的发展。不过近几年,Intel半导体工艺的发展速度似乎逐渐慢了下来,比如14nm工艺竟然用了三代,10nm工艺也被竞争对手抢先。

  由于晶体管制造的复杂性,每代晶体管工艺中有面向不同用途的制造技术版本,不同厂商的代次之间统计算法也完全不同,单纯用代次来对比是不准确的。目前业内常用晶体管密度来衡量制程水平,实际上,Intel最新10nm制程的晶体管密度甚至反而要比三星、台积电的7nm制程更高。

  1.jpg

  根据Intel公布的晶体管密度表格,其45nm制程的晶体管密度约为3.3MTr/mm?(百万晶体管每平方毫米),32nm为7.5MTr/mm?,22nm为15.3MTr/mm?,上升倍数大约为2.1倍。但是14nm时晶体管密度大幅提升了2.5倍,为37.5MTr/mm?,10nm更是比14nm提升了2.7倍之多,达到100.8MTr/mm?。

  根据後藤弘茂的分析,如果将Intel、台积电、三星和GF近些年制程的特征尺寸放在一起对比,也可以看出Intel的14nm制程确实要优于三星和GF的14nm LPP以及台积电的16nm FinFET,仅略输于三星早期的10nm制程。

  Intel的10nm制程则更是全面胜过台积电和三星的10nm制程,甚至比台积电和GF的第一批7nm DUV都要更好。虽然不如三星和GF的第二批7nm EUV制程,但Intel肯定也会深挖10nm制程,第二代10nm赶超三星和GF的7nm EUV也不是不可能。

  台积电在7nm上选择了求稳路线,并没有急于进入极紫外光刻时代。台积电表示将继续使用DUV光刻,利用沉浸式光刻和多重曝光等技术平滑进入7nm时代,然后再转换到EUV光刻。

  台积电使用DUV光刻的第一代7nm FinFET已经在2017年第二季度进入试产阶段。

  与目前的10nm FinFET制程相比,7nm FinFET将可在晶体管数量的情况下使芯片尺寸37%,或在电路复杂度相同的情况下降低40%的功耗。

  在接下来的第二代7nm FinFET+制程上,台积电将开始使用EUV光刻。针对EUV优化的布线密度可带来约10~20%的面积减少,或在电路复杂度相同的情况下,相比7nm FinFET再降低10%的功耗。

  而根据後藤弘茂的分析,台积电7nm DUV的特征尺寸介于台积电10nm FinFET和三星7nm EUV之间,Metal Pitch特征尺寸40nm,Gate Pitch特征尺寸尚不明确,但必定小于10nm时的66nm。

  详解7nm工艺,三星,台积电,英特尔,格罗方德真不容易

  三星

  作为芯片代工行业的后来者,三星是“全球IBM制造技术联盟”中激进派的代表,早早就宣布了7nm时代将采用EUV。今年4月,三星刚刚宣布已经完成了7nm新工艺的研发,并成功试产了7nm EUV晶元,比原进度提早了半年。

  据日本PC WATCH网站上後藤弘茂的分析,三星7nm EUV的特征尺寸为44nm*36nm(Gate Pitch*Metal Pitch),仅为10nm DUV工艺的一半左右。除了一步到位的7nm EUV外,三星还规划了一种8nm制程。这个制程实际上是使用DUV光刻+多重曝光生产的7nm制程,继承所有10nm工艺上的技术和特性。

  由于DUV光刻的分辨率较差,因而芯片的电气性能不如使用7nm EUV,所以三星为其商业命名为8nm。从这一点来看,8nm相比现有的10nm,很可能在晶体管密度、性能、功耗等方面做出了终极的优化,基本上可看做深紫外光刻下的技术极限了。

  根据三星的路线,三星将于今年下半年试产7nm EUV晶元,大规模投产时间为2019年秋季。8nm制程大约在2019年第一季度登场,而6nm制程应该会在2020年后出现。

  CgMDF1vFxPCAXcrdAADyPHwPJnM142.jpg

  GF

  GF此前曾是AMD自家的半导体工厂,后由于AMD资金问题而拆分独立。

  GF同样属于IBM“全球IBM制造技术联盟”的一员,其半导体工艺和三星同宗同源。然而GF在28nm、14nm两个节点上都遇到了重大技术难题,不得不向“后来者”三星购买生产技术。

  GF在14nm之后决定放弃10nm节点,直接向7nm制程进军。虽然这个决策稍显激进,但GF也明白步子大了容易扯到啥的道理,决定在光刻技术上稳中求进,使用现有的DUV光刻技术实现第一代7nm工艺的制造,随后再使用EUV光刻进行两次升级迭代。

  去年7月曾报道过GF名为7LP的7nm DUV制程细节,据其在阿尔伯尼纽约州立大学理工学院负责评估多重光刻技术的George Gomba以及其他IBM的同事透露,GF将在第一代7nm DUV产品上,使用四重光刻法。

  相比之前的14nm LPP制程,7LP制程在功率和晶体管数量相同的前提下,可以带来40%的效率提升,或者在频率和复杂性相同的情况下,将功耗降低60%。

  但受限于四重光刻这一复杂流程,GF表示根据不同应用场景,7LP只能将芯片功耗降低30~45%。

  可以看到,GF的7nm DUV特征尺寸为56nm*40nm(Gate Pitch*Metal Pitch),应当与台积电7nm DUV的基本相当。而7nm EUV的特征尺寸为44nm*36nm,与三星7nm EUV完全一致。