《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 带隙基准源单粒子敏感性分析
带隙基准源单粒子敏感性分析
2018年电子技术应用第12期
隋成龙,韩旭鹏,王 亮,刘家齐,李同德,曹炜亦,赵元富
北京微电子技术研究所,北京100076
摘要: 基于一款0.18 μm工艺下常规设计带隙基准源,使用单粒子瞬态脉冲电流模型分析了常见CMOS两级放大器的单粒子敏感性。对于带隙基准源中使用的垂直型PNP管使用TCAD软件建立了三维模型,并通过仿真验证了其应用在带隙基准源中的单粒子敏感性。最后,针对带隙基准源单粒子敏感特性,提出了整体加固建议。
中图分类号: TN406
文献标识码: A
DOI:10.16157/j.issn.0258-7998.183103
中文引用格式: 隋成龙,韩旭鹏,王亮,等. 带隙基准源单粒子敏感性分析[J].电子技术应用,2018,44(12):5-8.
英文引用格式: Sui Chenglong,Han Xupeng,Wang Liang,et al. Single event sensitivity analysis of bandgap reference[J]. Application of Electronic Technique,2018,44(12):5-8.
Single event sensitivity analysis of bandgap reference
Sui Chenglong,Han Xupeng,Wang Liang,Liu Jiaqi,Li Tongde,Cao Weiyi,Zhao Yuanfu
Beijging Microelectronics Technology Institute,Beijing 100076,China
Abstract: Based on the conventional design of bandgap reference using 0.18 μm process, the single event transient pulse current model was used to analyze the single event sensitivity of common CMOS two-stage amplifiers. The vertical type PNP transistor used in the bandgap reference was modeled using TCAD software, and its single event sensitivity in the bandgap reference source was verified by simulation. In the end, the radiation hardened bandgap reference was proposed.
Key words : SET;bandgap reference;vertical PNP

0 引言

    随着集成电路特征尺寸的不断减小,单粒子效应越来越成为影响空间集成电路工作状态的主要因素,单粒子瞬态(Single Event Transient,SET)已经成为集成电路软错误的主要来源[1]。目前模拟集成电路的精度越来越高,速度越来越快,即使微小的电压扰动也会对模拟电路造成非常大的影响,进而造成整个系统的失常。模拟电路对于单粒子效应引入的噪声和扰动十分敏感,在模拟集成电路中SET效应是所有单粒子效应中最需要进行加固消减的[2]

    在模拟集成电路中,带隙基准源结构被用来为电路提供一个与温度无关的偏置电压,是模拟集成电路的基本模块之一。在常见的如LDO电路、PLL电路及数模转换电路中,广泛应用了带隙基准源设计。分析带隙基准源的单粒子敏感特性,对模拟集成电路加固具有重要意义。本文通过采用单粒子瞬态脉冲电流模型对一款常规带隙基准源电路进行了敏感节点分析,对于带隙基准源中使用的PNP双极管进行了三维建模并且仿真验证了其单粒子敏感特性。最后,针对带隙基准源提出了抗单粒子瞬态加固设计。

1 带隙基准源基本结构

    本文的带隙基准源电路采用了基本的Kuijk带隙基准源结构[3-4]。其主体结构如图1所示。通过调节电阻R2和R3的比值以及PNP管偏置电流的比值得到一个具有零温度系数的1.2 V参考电压[4]

wdz2-t1.gif

    对于此带隙基准源其主体为提供“钳位”功能的放大器电路。在此带隙基准源中使用了典型的两级放大器,其开环单位增益带宽约为7 MHz。放大器的主体结构及其电流偏置电路如图2所示,其偏置电路功能为提供放大器正常工作所需的偏置电流。

wdz2-t2.gif

2 带隙基准源单粒子敏感节点分析

    在辐射环境中的高能粒子入射集成电路,影响器件的敏感区域,在入射轨迹周围将产生大量电子空穴对,当电子空穴对被器件进一步收集,将形成瞬态脉冲,沿着通路向下传播,在电路的总输出端将产生瞬态的波动变化曲线,这种电路中的瞬态脉冲被称为单粒子瞬态效应。一般来说,当PMOS管或者NMOS管处于关闭状态时,其漏极和阱之间将形成反偏PN结,此时当单粒子打入后,反偏PN结的耗尽区将会快速收集单粒子电荷,形成瞬态脉冲电流,从而导致电路状态的变化。通常来说,单粒子瞬态脉冲电流模型是用于仿真集成电路单粒子敏感性的主要工具[5],如图3所示。当电路受到单粒子轰击后,过剩载流子在耗尽区电场影响下进行漂移和扩散,形成电流脉冲。使用单粒子瞬态电流脉冲模型,可以半定量地分析单粒子瞬态效应对于电路的影响,即对整个电路进行单粒子敏感性分析,进而为电路级的辐射加固设计提供参考。

wdz2-t3.gif

    将相同的脉冲电流分别注入电路中的各个节点,通过记录输出电压的扰动程度和恢复时间可以对比找出单粒子敏感节点。基于此思想,对带隙基准源的放大电路进行单粒子模拟注入,如图2中所示,分别对放大器各节点进行瞬态脉冲电流注入, 脉冲电流总注入电荷约为2.02 pC。其结果如表1所示。

wdz2-b1.gif

    由表1可知,对于放大器的主体结构来说其对注入的单粒子瞬态脉冲电流较为敏感。其中,第一级放大器的输出节点O及第二级的输出节点P,其对单粒子瞬态脉冲电流的响应最为强烈。

3 带隙基准源中垂直型PNP管建模及单粒子效应仿真

    对于带隙基准源中使用的PNP器件,此前文献中对其研究较少。在带隙基准源中,由于其决定了放大器的输入,因此,对其的PNP的单粒子敏感性分析十分重要。然而,现有的文献并无适用于二极管接法垂直型PNP管单粒子效应分析的电路级模型,为了更好地分析PNP管的单粒子敏感性,选择使用TCAD软件对其进行建模,进行全三维仿真。图4所示是根据0.18 μm工艺库里的Spice模型建立的垂直PNP模型,其发射极面积为25 μm2

wdz2-t4.gif

    在设计的带隙基准源电路中,垂直PNP双极管基极集电极相连,如图1所示。为了进一步分析其单粒子行为,简化仿真复杂度,加快仿真速度,采用了如图5所示的简化小电路。使用TCAD中的单粒子模型模拟轰击小电路中PNP管时,其发射极电位变化如图6所示。单粒子打在PNP上,大量的电荷将被集电结耗尽区收集,基极和集电极产生较大电流,而由于发射极和较大的电阻串联,在其通路上电流较小,因此发射极将会产生一个持续约1 ns的电压扰动,电位从0.64 V降至0.29 V。而过剩载流子只能通过集电结进行消耗,基极与集电极电流为发射极电流的几十倍,如图6所示。

wdz2-t5.gif

wdz2-t6.gif

    在实际的电路中,带隙基准源的放大器输入阻抗较大,且其开环增益带宽只有7 MHz,反应时间较慢,当单粒子打入后,由输出电压经反馈电阻提供到PNP的电流较小,使得发射极电位无法快速恢复,造成较长时间的不稳定工作状态。因此,将TCAD中得到的PNP单粒子行为模型提取出来,将其简化为一个向下拉0.5 V的持续3 ns的瞬时电压脉冲,如图7所示。

wdz2-t7.gif

    利用此设计,在电路级上分析PNP单粒子敏感性对带隙基准源的影响。对带隙基准源的输入节点M、N,如图1所示,分别添加脉冲电压源,模拟单粒子效应对PNP管造成的影响。对于其仿真结果如图8所示,当脉冲电压源添加在N节点上,带隙基准源的输出降低至1.04 V左右,持续约500 ns。因此带隙基准源结构中,PNP管也是十分敏感的器件。

wdz2-t8.gif

4 带隙基准源加固设计

    由前文的分析可知,常规带隙基准源中存在多个单粒子敏感节点,且在带隙基准源中使用的垂直PNP器件也是对单粒子十分敏感的器件。对于带隙基准源,如果对每一敏感节点都进行相应的加固设计,势必会对整体电路性能造成影响,且其复杂度大,因此,在带隙基准源的实际应用中使用了如图9所示的加固设计。在带隙基准源的输出端添加RC滤波电路,当带隙基准源输出电压发生变化时,流经RC滤波电路的瞬态电流将被电容收集,使带隙输出电压缓慢变化。

wdz2-t9.gif

5 结论

    本文针对一款常规带隙基准源电路,使用单粒子瞬态脉冲电流模型进行了单粒子敏感性分析。分析发现,在放大器电路中,其输出节点对于单粒子瞬态极为敏感,当单粒子打入时,产生的瞬态电流将影响其输出电压,进而影响下一级电路输出。并且,创新性地通过TCAD仿真,验证了带隙基准源中使用的垂直型PNP双极管的单粒子敏感性。对于PNP管,在单粒子的作用下,带隙基准源输出将会出现较明显的扰动。最后,针对带隙基准源的单粒子敏感特性,提出了整体加固设计建议。

参考文献

[1] Zhao Yuanfu,Wang Liang,Yue Suge,et al.SEU and SET of 65 nm bulk CMOS flip-flops and their implications for RHBD[J].IEEE Transactions on Nuclear Science,2015,62(6):2666-2672.

[2] POPP J D.Developing radiation hardened complex system on chip ASICs in commercial ultra-deep submicron CMOS processes[C].2010 IEEE Nuclear and Space Radiation Effects Conference Short Course,Denver,Jul.2010.

[3] 毕查德·拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2002.

[4] BROKAW A P.A simple three terminal IC bandgap reference[J].IEEE Journal of Solid-State Circuit,1974,1(9):388-393.

[5] NASHIYAMA I,HIRAO T,KAMIYA T, et al.Single-event current transients induced by high energy ion microbeams[J].IEEE Transactions on Nuclear Science,1993,40(6):1935-1940.



作者信息:

隋成龙,韩旭鹏,王  亮,刘家齐,李同德,曹炜亦,赵元富

(北京微电子技术研究所,北京100076)