《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 一种并发双频段CMOS LNA的分析与设计
一种并发双频段CMOS LNA的分析与设计
2018年电子技术应用第12期
高丽娜,庞建丽
黄淮学院,河南 驻马店463000
摘要: 基于0.13 μm CMOS工艺,设计了一种应用于WLAN IEEE 802.11 a/b/g标准的并发双频段低噪声放大器(LNA)。为了在功耗限制下同时实现噪声系数和输入阻抗的匹配,采用共源共栅电感退化拓扑结构。该LNA在2.4 GHz和5.2 GHz下,输入发射系数分别为-16.7 dB和-19.5 dB,正向增益分别为16.8 dB和17.2 dB。而且在2.4 GHz和5.2 GHz下,噪声系数分别取得了3.1 dB和3.2 dB,输入三阶截止点分别为-18.5 dBm和-16.5 dBm。该LNA在1.2 V电压供电下,所消耗的功耗为2.64 mW。
中图分类号: TN432
文献标识码: A
DOI:10.16157/j.issn.0258-7998.181244
中文引用格式: 高丽娜,庞建丽. 一种并发双频段CMOS LNA的分析与设计[J].电子技术应用,2018,44(12):13-16.
英文引用格式: Gao Lina,Pang Jianli. Analysis and design of a cocurrent dual-band CMOS low noise amplifier[J]. Application of Electronic Technique,2018,44(12):13-16.
Analysis and design of a cocurrent dual-band CMOS low noise amplifier
Gao Lina,Pang Jianli
Huanghuai University,Zhumadian 463000,China
Abstract: A concurrent dual-band low noise amplifier(LNA) targeted for WLAN IEEE 802.11 a/b/g standards is designed using 0.13 μm CMOS process. To attain the power-constrained simultaneous noise figure and input matching, cascode inductive degeneration topology is adopted. The LNA achieves input reflection coefficients of -16.7 dB and -19.5 dB, forward gains of 16.8 dB and 17.2 dB at 2.4 GHz and 5.2 GHz, respectively. Furthermore, the LNA exhibits noise figures of 3.1 dB and 3.2 dB while input third-order intercept points of -18.5 and -16.5 dBm at 2.4 and 5.2 GHz, respectively. The LNA dissipates 2.64 mW of power from a 1.2 V supply.
Key words : dual-band;low noise amplifier(LNA);low power consumption;high gain

0 引言

    随着无线应用的快速发展,要求通信系统具有更宽的带宽以及更快的输出传输率。由于窄带系统已经无法满足这些需求,操作于2.4 GHz~5.2 GHz的宽带系统应运而生,然而宽带系统引入的带外干扰退化了系统的灵敏度[1-2]。为了解决这种问题,可以用同时操作于两个不同频段的窄带系统来实现。

    作为接收机系统的第一级模块,低噪声放大器LNA用于放大射频输入信号的功率以及抑制系统信噪比的退化。为了实现多频段工作,文献[3]-[6]提出了一种开关LNA,该电路在一个时刻工作于一个频段,然而该结构的延迟较大。文献[7]-[8]提出了一种并行LNA,虽然可以同时工作于两个频段,然而却是以牺牲功耗为代价的。为了在较低的功耗下实现LNA的双频段工作,需要设计一种并发的双频段LNA,这就需要对输入匹配网络和输出匹配网络进行双频段设计。

    本文在对多种双频段匹配网络分析的基础上,对带通和带阻滤波器相连的形式进行改进以实现电路的双频段工作。传统的带通和带阻滤波器相连的结构,可能会引起增益幅度的不平衡。而本文提出新颖的双频段匹配网络,可以在不使用带阻滤波器的情况下,实现较高增益幅度的平衡。

1 双频段输出匹配网络

    以往文献提出了一种并联带通和带阻滤波器实现的双频段输出匹配网络,如图1所示[9],其中,L1和C1构成带通滤波器,L2和C2构成带阻滤波器,信号通过电容Cc2耦合到输出端,带通滤波器和带阻滤波器分别在谐振频率ωs处产生一个通带、一个阻带,这样就产生了两个带通信号,并且这两个带通信号的中心频率ω1和ω2分别发生于图1所示的P1点和P2点处。由图1所示,如果将该电路应用于输出匹配网络,那么LNA在工作频率ω1和ω2处会出现明显的增益下降问题。而且,如图2所示,如果谐振频率ωs1略低于或者略高于ωs时,LNA的增益退化更严重。例如,当ωs1s时,LNA在较高的频段处产生较低的增益;相反,当ωs1s时,LNA在较低的频段处产生较低的增益,会出现增益的非平衡问题。为了解决这个问题,本文提出了一种新颖的双频段输出匹配网络。

wdz4-t1.gif

wdz4-t2.gif

    为了在两个工作频段内实现高增益的平衡,可以采用两个带通滤波器串联的形式,如图3所示,两个带通滤波器分别谐振于2.4 GHz和5.2 GHz处,并且该形式并没有用到带阻滤波器电路。

wdz4-t3.gif

2 并发双频段LNA设计

    图4所示即为本文所提出的并发双频段LNA,该电路采用基于源极电感退化技术的共源共栅拓扑结构,晶体管M1和M2分别为共源放大器和共栅放大器,它们连接组成共源共栅结构。为了进一步改善输入和输出之间的隔离度,引入由晶体管M3和M4组成的输出缓冲级,M3作为源级跟随器,M4作为输出缓冲级的电流源。为了在功耗限制下实现较低的噪声系数,在晶体管M1的源极引入电感Ls[10],而电容Cex的引入则是为了在保证良好的输入匹配情况下,进一步优化电路的噪声系数[11]。为了实现双频段输入阻抗网络,采用由L3和C3组成的并联网络与窄带LNA输入匹配网络串联的形式,窄带LNA输入匹配网络则由源极电感Ls、栅极电感Lg和栅源极间外加电容Cex组成。而且,在输入端、输出端以及共源共栅结构和输出缓冲级之间分别引入耦合电容Cc1、Cc3和Cc2

wdz4-t4.gif

    整体接收机的噪声性能主要取决于第一级的LNA模块。图5给出了LNA电路输入级噪声分析的小信号等效电路。

wdz4-t5.gif

    经计算得,输入网络的最优噪声阻抗Zopt为:

wdz4-gs1-3.gif

    将式(6)的实部和虚部分开得到:

wdz4-gs4-12.gif

    假设Kc等于1,那么可得Zopt的虚部等于Zin虚部的负值,因而,通过对参数的认真选取,可以使式(11)和式(12)成立,由式(9)和式(10)可见,需要使得Zin和Zopt的实部分别与源阻抗Zs的实部和虚部相等,然而,由式(4)可见,由于Zopt的实部在两个不同频率处有偏差[2],因而无法实现噪声匹配。为了实现噪声系数在两个频段处的平衡,将式(4)重写为:

wdz4-gs13-14.gif

3 芯片实现与测试

    基于SMIC 0.13 μm CMOS工艺,采用Cadence软件对图4所示的并发双频段LNA电路进行设计仿真并流片实现,图6所示即为流片实现的LNA芯片照片,芯片大小为740 μm×670 μm。LNA在1.2 V电压供电条件下,消耗了2.2 mA的电流、2.64 mW的功耗。

wdz4-t6.gif

    图7给出了正向增益S21、输入发射系数S11以及输出发射系数S22的测试结果,在2.4 GHz和5.2 GHz处,正向增益分别取得了16.8 dB和17.2 dB的较高数值,可见在两个不同频段下,正向增益相差无几,只相差0.4 dB,实现了双频段处的增益平衡。输入发射系数在2.4 GHz和5.2 GHz处,分别为-16.7 dB和-19.5 dB,输出发射系数在两个频率处分别取得了-18.3 dB和-11.4 dB,输入输出发射系数性能较优。

wdz4-t7.gif

    图8给出了噪声系数NF的实测结果,在2.4 GHz和5.2 GHz处,噪声系数分别为3.1 dB和3.2 dB,两者仅仅相差0.1 dB,再次验证了所提出技术的有效性。并且由功率特性测试结果可知,在2.4 GHz处,输入三阶截止点IIP3为-18.5 dBm,在5.2 GHz处,输入三阶截止点IIP3为-16.5 dBm。与文献[12]~[13]中所设计的LNA相比,本文所提出的LNA在正向增益和功耗方面具有较优的性能,并且正向增益和噪声系数在两个频段处具有更平衡的幅度。

wdz4-t8.gif

4 结论

    本文提出了一种新型的并发双频段LNA,该电路嵌有改进的输出匹配网络以改善增益的平衡度。基于SMIC 0.13 μm CMOS工艺对本文提出的并发双频段LNA进行了验证,芯片实测结果表明,在两个不同的频段下,增益仅相差0.4 dB,实现了双频段处的增益平衡,并且噪声系数仅相差0.1 dB,再次验证了所提出技术的有效性。

参考文献

[1] RAMYA A,RAO T R,VENKATARAMAN R.Concurrent multi-band low-noise amplifier[J].Journal of Circuits,Systems,and Computers,2017,26(6):1750104.

[2] HSIAO Y C,MEMG C,YANG C.Design optimization of single-/dual-band FET LNAs using noise transformation matrix[J].IEEE Transactions on Microwave Theory and Techniques,2016,64(2):519-532.

[3] MADAN A,MCPARTLIN M J,ZHOU Z F,et al.Fully integrated switch-LNA front-end IC design in CMOS:a systematic approach for WLAN[J].IEEE Journal of Solid-State Circuits,2011,46(11):2613-2622.

[4] CHEN W,WANG Z Y,CHEN H,et al.4–20 GHz low noise amplifier MMIC with on-chip switchable gate biasing circuit[J].IEICE Electronics Express,2017,14(18):1-6.

[5] GUAN R,JIN J,PAN W J,et al.Wideband dual-mode complementary metal–oxide–semiconductor receiver[J].IET Circuits,Devices & Systems,2016,10(2):87-93.

[6] VALIZADE A,REZAEI P,OROUJI A A.Design of reconfigurable active integrated microstrip antenna with switchable low-noise amplifier/power amplifier performances for wireless local area network and WiMAX applications[J].IET Microwaves,Antennas & Propagation,2015,9(9):872-881.

[7] KUMAR S,KANAUJIA B K,DWARI S,et al.Co-design approach for wide-band asymmetric cross shaped slotted patch antenna with LNA[J].Wireless Personal Communications,2015,85(3):863-877.

[8] WU S,RAZAVI B.A 900 MHz/1.8 GHz CMOS receiver for dual-band applications[J].IEEE Journal of Solid-State Circuits,1998,33(12):2178-2185.

[9] HONG Y J,WANG S F,CHEN P T,et al.A concurrent dual-band 2.4/5.2 GHz low noise amplifier using gain enhanced techniques[C].IEEE Asia-Pacific Symposium on Electromagnetic Compatibility.IEEE:231-234.

[10] KONG S,LEE H D,LEE M S,et al.A V-Band current-reused LNA with a double-transformer-coupling technique[J].IEEE Microwave and Wireless Components Letters,2016,26(11):942-944.

[11] KIM B K,IM D,CHOI J,et al.A highly linear 1 GHz 1.3 dB NF CMOS low-noise amplifier with complementary transconductance linearization[J].IEEE Journal of Solid-State Circuits,2014,49(6):1286-1302.

[12] ZHANG Y P,CHEW K W,WONG P F.Analysis and design of a fully integrated CMOS low-noise amplifier for concurrent dual-band receivers[C].International Journal of RF & Microwave Computer-Aided Engineering.IEEE,2005:444-453.

[13] HASHEMI H,HAJIMIRI A.Concurrent multi-band low noise amplifiers-theory,design and applications[J].IEEE Transactions on Microwave Theory and Techniques,2002,50(1):288-301.



作者信息:

高丽娜,庞建丽

(黄淮学院,河南 驻马店463000)