摩尔定律发展至今已有50年，在这50年间，不断有人唱衰，甚至有人提出“摩尔定律已死”的观点。

　　芯片制造商已经使用了各种手段来跟上摩尔定律的步伐，譬如增加更多的核心，驱动芯片内部的线程，以及利用各种加速器。但还是无法避免摩尔定律的加倍效应已经开始放缓的事实，不断地缩小芯片的尺寸总会有物理极限：在同等面积大小的区域里，挤进越来越多的硅电路，漏电流增加、散热问题大、时钟频率增长减慢等问题难以解决。所以，有唱衰的言论自然不算奇怪。

　　那我们先来看一下到底什么是“摩尔定律”。摩尔定律是以英特尔联合创始人戈登·摩尔(Gordon Moore)的名字命名的。他曾在1965年时提出，半导体芯片上集成的晶体管和电阻数量将每年增加一倍。1975年，他又根据当时的实际情况对摩尔定律进行了修正，把"每年增加一倍"改为了"每两年增加一倍"。

　　最近有文章指出，某种技术似乎可以解决摩尔定律失效。Marvell公司网络首席技术官兼高级主管Yaniv Kopelman就曾说过：“明年你会听到更多关于chiplet的消息。chiplet是解决摩尔定律死亡的好方法。三年前，我们在一台交换机上实现了这个方法，我们一直在内部产品线中重用技术。”

　　圈出重点词汇“chiplet”，这一项技术真的可行吗？与非网小编这就来大家走进这项技术。

　　chiplet定义

　　说到底就是小芯片，你可以把它们想象成高科技的乐高积木。首先将复杂功能进行分解，然后开发出多种具有单一特定功能，可相互进行模块化组装的“小芯片”（chiplet），如实现数据存储、计算、信号处理、数据流管理等功能，并最终以此为基础，建立一个“小芯片”的芯片网络。

　　芯片网络是什么？

　　未来的电脑系统可能只包含一个CPU芯片(chiplet)和几个GPU，这些GPU都连接到这个chiplet芯片上，形成芯片网络。

　　chiplet的作用

　　chiplet可以将不同的计算机元件集成在一块硅片上，来实现更小更紧凑的计算机系统结构。

　　未来计算机的系统结构，可能不是由单独封装的芯片制造的，而是在一块较大的硅片上互连成芯片网络的IC制造的。

　　IC即集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母IC表示。

　　新的计算机系统结构

　　未来的电脑，集成度更高，可能在电路板上，更多的分立元件将消失，插来插去的元件会越来越少。

　　chiplet还提供了一种方法，以最小化建设与尖端晶体管技术的挑战。最新、最大、最小的晶体管也是设计和制造最棘手和最昂贵的。在由芯片构成的处理器中，这种尖端技术可以留给投资回报最丰厚的设计部分。其他芯片可以使用更可靠、更可靠和更便宜的技术制造。较小的硅片本身也不太容易产生制造缺陷。

　　AMD在去年测试了chiplet，使用一个名为Epyc的服务器处理器，通过捆绑四个芯片来制造。这可以帮助AMD的芯片向存储器和其他组件提供更多的数据带宽，而不是与英特尔的服务器芯片进行更传统的设计竞争。他的工程师们估计，如果把Epyc做成单个的大芯片，制造成本几乎会翻倍。

　　按照规划，这个新形态的产品可以让数据移动得更快，更自由，且能制造更小，更便宜，集成度更紧密的计算机系统。

　　英特尔已经开始推出自己的模块化设计。其中之一展示了chiplet如何不仅仅用于高端服务器芯片，而且可能最终出现在您的下一台笔记本电脑中。

　　Pentagon也在基于chiplet进行乐高芯片制造策略，这是价值15亿美元的研究项目的一部分，该项目名为“电子复兴计划”（Electronics Resurgence Initiative），试图在摩尔定律逐渐消失的同时，维持计算技术的进步。

　　当然，到目前为止，只有Marvell将这一概念用于商业用途，而且这一概念仅适用于其基于模块化芯片（MoChi）架构的芯片。从那时起，三个不同的计划已经开启，分别涉及到DARPA；IEEE与SEMI合作的国际器件与系统路线图；以及一系列公司，包括Netronome、Achronix、Kandou Bus、GlobalFoundries、NXP、Sarcina Technology和SiFive。Leti和Fraunhofer等机构也在欧洲开展工作。

　　三年前，Marvell推出了基于Kandou互连结构的MoChi架构。从那时起，由于器件微缩成本的上升，以及AI算法、汽车芯片、5G等新市场几乎不变的流量的推动下，其他公司开始积极参与其中。

　　今后的挑战

　　1、创建一个由多家公司开发硬IP的基础设施并不是一件轻而易举的事情。而且，由于芯片是由多家公司在多个地区开发的，这就变得更加困难。有时会出现语言问题，对可靠性、安全性和静电/接近效应的描述在某些应用中可能需要比其他应用更精确。

　　2、每次添加新器件时，复杂性都会增加两到三倍。

　　3、还有其他问题是芯片之间的接合。由于成本的原因，接合需要压过有机衬底（run over an organic substrate），而不是使用interposer（内插层）。第二个问题涉及分区。

　　4、 “当你设计chiplet时，有时你会在中间分割IP。我们面临的挑战是在哪里进行裁剪，以及如何开发允许这种裁剪的体系结构。对于交换机或CPU，主要关注的是组件的延迟。另一个问题是将所有这些投入生产。在演示中构建IP很容易，但要实现适合生产的IP还有很长的路要走。它需要通过ESD、热、冷和各种流程的测试。这需要大量的工作，而且需要时间。”

　　chiplet玩家

　　DARPA的CHIPS（通用异构整合和IP重用策略）计划赢得了波音、洛克希德、诺斯洛普·格鲁门、英特尔、美光、Cadence、Synopsys等公司的支持，用于商业和军事/航空应用。同样，SEMI和IEEE也在推广更快整合的共同路线图，西门子的Mentor事业部已经建立了一个可以在这方面提供帮助的封装流程。

　　但要将这一点提高到主流商业水平还有很长的路要走。

　　在此基础上，需要开发工具和方法，使所有这些都能发挥作用。虽然较小的芯片相比于较大的芯片有更好的产量，但当这些芯片被封装在一起时，有许多事情可能会出错。一个坏的chiplet会杀死整个封装。此外，芯片或模组在封装、测试甚至运输过程中都可能受到损坏，如果涉及多个芯片，则损坏的成本会更高。

　　工具在配置这些器件时提供了更多一致性。它们还可以减少设计中可能出现的错误，特别是当复杂性超过人脑在多维空间中映射所有可能的交互和电气影响的能力时。

　　工具从EDA的规划方面开始，但它会继续到制造的检查和测试阶段。在某些情况下，工具驱动方法，在某些情况下，情况正好相反。但是一旦这个基础建立起来，它就为改进工艺、降低成本和试验新的可能性（例如内部裸片间的硅光子学）提供了回旋余地。

　　虽然光子学已经出现了一段时间，但它主要用于各种类型的服务器和大型数据中心的存储。将其放入封装中将对性能、延迟和与热相关的影响产生重大影响。但在这一点上，以有竞争力的价格在商业规模上推出这一产品的速度有多快还是个未知数。

　　尽管如此， chiplet的发展势头非常强劲，在过去一年的技术会议上，许多关于chiplet的讨论都提到了光子学作为未来的发展方向。

　　结论

　　商用chiplet至少还需要几年的时间。它已被证明在有限的应用中有效，而且随着时间的推移，很有可能芯片工业的很大一部分将会朝这个方向发展。但仍有一些问题需要解决，这需要许多公司而不仅仅是少数公司的努力。