《电子技术应用》
您所在的位置:首页 > 模拟设计 > 业界动态 > 三星官宣X-Cube 3D封装技术:将有效缩小芯片体积

三星官宣X-Cube 3D封装技术:将有效缩小芯片体积

2020-08-25
来源: Ai芯天下

前言:

近年来摩尔定律增速不断放缓,而新型应用对高效节能芯片的要求越来越强烈,半导体业界正在积极探索解决方案,包括3D封装等技术。

发展技术才是硬道理

作为全球先进芯片生产厂商,三星已经在制程工艺上取得了很大的成功。近日,三星又对外宣布其全新的芯片封装技术X-Cube,称该技术可以使封装完成的芯片拥有更强大的性能以及更高的能效比。目前现有的芯片都是2D平面堆叠的,随着芯片数量的增多,占用的面积越来越大,不利于提高集成度。关于3D芯片封装,就是将芯片从平面堆叠变成了垂直堆叠,类似搭积木那样一层层叠加,减少了芯片面积,提高了集成度。

衡量一个芯片封装技术先进与否的重要指标是:芯片面积与封装面积之比,这个比值越接近1越好,封装时主要考虑的因素:

①芯片面积与封装面积之比,为提高封装效率,尽量接近1:1。

②引脚要尽量短以减少延迟,引脚间的距离尽量远,以保证互不干扰,提高性能。

③基于散热的要求,封装越薄越好。

1.png

先进封装技术受到热捧

目前业界领头羊都在3D封装技术上面努力着,在三星推出X-Cube时,全球主要的三家半导体代工厂均已经拥有3D或2.5D的封装技术了。前有台积电的CoWoS,Intel的Foveros,现在三星也公布了自家的3D封装技术X-Cube。显而易见的是,未来我们买到的电子产品中,使用3D封装技术的芯片比例会越来越高。

台积电的CoWoS封装是一项2.5D封装技术,它可以把多个小芯片封装到一个基板上,这项技术有许多优点,但主要优势是节约空间、增强芯片之间的互联性和功耗降低,AMD的Fury和Vega系列显卡就是使用这一技术把GPU和HBM显存封装在一起的,NVIDIA的高端Tesla计算卡也是用这种封装。

英特尔Foveros3D堆叠封装技术,可以通过在水平布置的芯片之上垂直安置更多面积更小、功能更简单的小芯片来让方案整体具备更完整的功能。官方表示,除了功能性的提升之外,Foveros技术对于产业来说最吸引的地方在于他可以将过去漫长的重新设计、测试、流片过程统统省去,直接将不同IP、不同工艺的各种成熟方案封装在一起,从而大幅降低成本并提升产品上市速度。

2.png

X-Cube 3D可大规模投产

而三星的X-Cube意为拓展的立方体。不同于以往多个芯片平行封装,全新的X-Cube3D封装允许多枚芯片堆叠封装,使得成品芯片结构更加紧凑。而芯片之间的通信连接采用了TSV技术,而不是传统的导线。

据三星介绍,目前该技术已经可以将SRAM存储芯片堆叠到主芯片上方,以腾出更多的空间用于堆叠其他组件,目前该技术已经可以用于7nm甚至5nm制程工艺的产品线,也就是说离大规模投产已经十分接近。

3.png

三星封装将发展更多领域

三星表示,TSV技术可以大幅减少芯片之间的信号路径,降低功耗的同时提高了传输的速率。该技术将会应用于最前沿的5G、AI、AR、HPC、移动芯片已经VR领域,这些领域也都是最需要先进封装工艺的地方。

至于芯片发展的路线,三星与各大芯片厂商保持一致,将会跳过4nm的制程工艺,直接选用3nm作为下一代产品的研发目标。目前三星计划和无晶圆厂的芯片设计公司继续合作,推进3D封装工艺在下一代高性能应用中的部署。

4.png

结尾:

无论从哪个层面来看,封装技术在很大程度上都能够成为推动摩尔定律继续向前发展的第二只轮子。这也让整个半导体行业开辟了全新的发展路径和空间。


本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。