日前在旧金山举办的2021 IEEE国际电子器件会议（IEDM）上，英特尔公布了在封装、晶体管和量子物理学等方面的关键技术突破，以及先进制程上的进展。在外界看来，英特尔此次高调宣布多项突破，意在与台积电和三星公开叫板。

　　今年7月，英特尔发布史上最完整的技术路线图，加码半导体制程工艺和封装技术，希望借助创新研究重回行业领导地位。英特尔在IEDM2021上发表多篇论文，向外界大秀肌肉，称这是英特尔历史上发表技术突破最多的一次。

　　日前，英特尔制造、供应链和营运集团副总裁、战略规划部联席总经理卢东晖，对媒体详细解读了此次的多项技术突破。他在会上感言，研究中最难的就是探路，就好比爬山的人一眼能够看到山顶在哪里，但是不清楚路该怎么走，要带多少补给。

　　针对未来产品如何集成更多晶体管的问题，英特尔正在重点攻关核心微缩技术，主要的研究突破有三项。

　　突破一是使用混合键合技术将封装中的互连密度提升10倍以上，对应的是英特尔在今年7月宣布计划推出的Foveros Direct（3D封装技术）。在业内角逐先进制程的背景下，3D堆叠技术已经成为各大厂商投入研究的重点，英特尔此次公布的封装技术突破，展现了其在3D堆叠技术上的实力。

　　卢东晖解释说，传统技术是通过焊锡将两个芯片进行连接，英特尔在研究的混合键成技术是让金属垫直接接触，这样会产生分子键合。“它最大的好处是连接的密度会急剧提升，至少是10倍的。这会让每平方毫米达到有10000个连接，这是非常紧密的。以后的芯片上会有几十亿的晶体管，或者几百亿的晶体管，最后都要连起来，所以这是非常关键的突破。”卢东晖说道。

　　卢东晖指出，这项技术的制程非常敏感，需要用机械抛光磨平表面，因此化学机械抛光（SNP）和沉积的优化是非常关键的。此外，也需要行业统一的标准和测试程序。

　　突破二是达成晶体管30%至50%微缩面积的提升，对应的是英特尔此前宣布推出的GAA RibbonFET技术，该技术将用于Intel 20A上，以2nm工艺的形式在2024年推出。台积电和三星都计划在2025年投入2nm制程量产，英特尔此次高调宣布在先进制程上取得突破，是与台积电和三星公开叫板。

　　英特尔在论文中宣布了这项技术在3D CMOS堆叠上的新突破，共有两种方法。方法一是依序，具体的工艺流程是将下面一层晶圆先做好，再将上面一层翻过来再做另外一层晶圆，这样能够有效提高性能；方法二是自对准，一种是通过光刻机对准，另一种叫做自我对准，要通过干蚀或者是沉积手段让晶圆自动对准。英特尔的自对准实现了55纳米的栅极间距，卢东晖称“这是非常了不起的突破”。

　　突破三是在为摩尔定律进入埃米时代趟路上发现新材料。英特尔提出用一种叫做TMD（过渡金属硫化物）的二维材料代替硅成为电流通道，特点是在通道下面，有一层非常薄的，单层的二硫化物原子层，可以作为更短的通道。“硅的问题是无法继续往下缩，再往下缩会出现很多量子效应，但二维材料有自己本身的特质，所以可以做得非常小。”卢东晖指出，英特尔在材料上最大的突破是用两种不同的金属去做金属接触，NMOS用的是锑，PMOS用的是钌，这样能让电容更小。

　　此外在功率器件方面，英特尔公布了两项突破，一是在300毫米晶圆上首次和硅基CMOS集成氮化镓基（GaN-based）功率器件。二是实现了铁电存储器2纳秒的读/写能力。

　　在量子计算领域，英特尔展示了全球首例常温磁电自旋轨道（MESO）逻辑器件，这表明未来有可能基于纳米尺度的磁体器件制造出新型晶体管。据悉，英特尔和比利时微电子研究中心（IMEC）在自旋电子材料研究方面取得进展，使器件集成研究接近实现自旋电子器件的全面实用化。

　　作者丨张壹迪

　　编辑丨连晓东

　　美编丨马利亚