多态性PCIE桥扩展芯片的设计和硅后验证
2023年电子技术应用第2期
邓佳伟，王琪，张梅娟，张明月，杨楚玮
中国电子科技集团公司第五十八研究所， 江苏 无锡 214060
摘要： 作为主流的总线协议，PCIE（Peripheral Component Interconnect Express）总线的应用场景越来越丰富，连接的外围设备也越来越多。而无论桌面还是嵌入式的通用处理器上，PCIE控制器数量有限，同时很多PCIE桥芯片的功能也很局限。为此设计出一款具备多态性的PCIE扩展桥芯片来扩展处理器PCIE处理能力。该芯片的多通路、高通量、多态性的属性有效弥补了传统处理器PCIE能力不足的缺点。方案通过硅后验证方法，确定了芯片的可行性和稳定性，方案也为后续具备更多通路和属性的PCIE扩展芯片提供了设计思路。
中图分类号：TN401
文献标志码：A
DOI: 10.16157/j.issn.0258-7998.223026
中文引用格式： 邓佳伟，王琪，张梅娟，等. 多态性PCIE桥扩展芯片的设计和硅后验证[J]. 电子技术应用，2023，49(2)：20-25.
英文引用格式： Deng Jiawei，Wang Qi，Zhang Meijuan，et al. Design and post-silicon verification of polymorphic PCIE bridge expansion chip[J]. Application of Electronic Technique，2023，49(2)：20-25.
文献标志码：A
DOI: 10.16157/j.issn.0258-7998.223026
中文引用格式： 邓佳伟，王琪，张梅娟，等. 多态性PCIE桥扩展芯片的设计和硅后验证[J]. 电子技术应用，2023，49(2)：20-25.
英文引用格式： Deng Jiawei，Wang Qi，Zhang Meijuan，et al. Design and post-silicon verification of polymorphic PCIE bridge expansion chip[J]. Application of Electronic Technique，2023，49(2)：20-25.
Design and post-silicon verification of polymorphic PCIE bridge expansion chip
Deng Jiawei，Wang Qi，Zhang Meijuan，Zhang Mingyue，Yang Chuwei
The No.58 Research Institute of China Electronics Technology Group Corporation， Wuxi 214060， China
Abstract： As a mainstream bus protocol, the application scenarios of PCIE(Peripheral Component Interconnect Express) bus are more and more abundant, and the peripheral devices connected on the bus are also increasing. On both desktop and embedded general-purpose processors, the number of PCIE controllers is limited, and the functions of many PCIE bridge chips are also very limited. A polymorphic PCIE expansion bridge chip is designed to extend the processor's processing capability. The chip's multi-channel, high-throughput, polymorphic attributes effectively make up for the shortcomings of the traditional PCIE processor. The scheme determines the feasibility and the stability of the chip through the post-silicon verification method, and also provides a designed idea suitable for the follow-up PCIE extended chip.
Key words : PCIE bridge；functional verification；polymorphism；chip；chip design
0 引言
PCIE是一种高速串行计算机扩展总线标准，由Intel在2001年提出，旨在替换老旧的PCI、PCI-X的总线标准。
PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不贡献总线带宽，主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔等功能。PCIE有多种规格,从PCIE x1到x32。
芯片流片完成后，硅后系统测试开始，验证人员依照系统集成的顺序从底层单元开始测试。验证前，需将芯片测试开发板结合起来，或将芯片驱动程序编程到开发系统。随后和设计人员和验证人员沟通。一旦验证出现问题，需要验证人员评判缺陷情况，从软件层面给出是否有可行补救方案。如果芯片存在最终无法避免的缺陷，该缺陷严重影响芯片功能，就需要在下个芯片周期中去修复该问题[1]。
多态性指的是多种表现形态，指同一事物通过不同的执行方式实现了不同内容的行为。换言之，同一个芯片通过不同的执行流程，最后形成了不同的芯片功能。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005163。
作者信息：
邓佳伟，王琪，张梅娟，张明月，杨楚玮
（中国电子科技集团公司第五十八研究所， 江苏 无锡 214060）
此内容为AET网站原创，未经授权禁止转载。