12月2日消息，三星电子旗下先进技术研究院（Samsung Advanced Institute of Technology，SAIT）的研究团队近日在国际权威期刊《Nature》上发表了题为《用于低功耗NAND Flash的铁电场效应晶体管》（Ferroelectric transistors for low-power NAND flash memory）的研究报告，提出基于铁电场效应晶体管（FeFET）的新型3D NAND构架，成功将能耗降低高达96%。

据介绍，该FeFET 3D NAND构架融合了基于铪（Hf）的铁电材料与氧化物半导体信道，实现近零的通过电压（Vpass）操作，显著解决了现有3D NAND因堆叠层数增加而导致的功耗上升的瓶颈。

在现代NAND Flash中，每当读取或程序设计一个单元时，垂直字线堆叠必须施加通过电压。随着层数的增加，这一开销也随之增加，并且现在已经成为总体数组功耗的重要组成部分。三星的研究团队认为，具有宽记忆窗口和最大阈值电压低于零的铁电晶体管可以支持多级操作，而无需依赖充电陷阱NAND所需的高通过电压来避免干扰。

研究人员首先在平面数组中展示了每个单元可达五位的操作，然后在一个短的四层垂直串中模拟3D NAND几何结构。该结构中的中央栅极尺寸为25nm，与当前商业设备相似。研究小组定义了一个特定于NAND的能量指标，结合了字线电容和内部充电泵的主要贡献，这些充电泵用于生成读取和写入所需的高电压。

通过对整个堆叠成本建模，研究人员估计基于铁电设计的286层设备在程序和读取能量方面可比同高度的传统充电陷井堆叠降低约94%。在1,024层时，这一降低幅度超过96%，因为较低的通过电压显著减少了充电泵的工作量。

实验还涵盖了保持和循环限制。在平面形式中，铁电单元支持宽记忆窗口并展示五级程序设计，尽管在该密度下的耐久性相对较低。PLC级配置可持续几百次循环，而QLC等效使用在室温和85°C下接近一千次。作者指出，在全面的3D数组能够进入生产之前，还需要进一步开发程序抑制方案和负电压生成，氧化物信道在高温应力下的行为仍然是后续研究的关键领域。

目前尚无迹象表明三星计划基于这项工作进行开发任何新产品。相反，这项研究被视为基础研究的一部分，这本身需要进一步发展，以便为未来的低功耗NAND铺平道路，超越当前的充电陷阱路线图。