基于Virtuoso Studio 平台FMC Yield Estimation 快速良率评估算法的研究与应用
电子技术应用
杨兴勃1，2，张光祥1，2，刘法恩1，2，郭宇3
1.深圳市中兴微电子技术有限公司；2.射频异质异构集成全国重点实验室；3.上海楷登电子科技有限公司
摘要： 探讨了 Cadence Virtuoso ADE 环境下，基于 AI 增强的 Fast Monte Carlo（FMC）分析方法。FMC 新增良率估计（Yield Estimation）算法的 GUI 支持，结合原有最差样本（Worst Samples）算法，构建了覆盖多场景的高 Sigma 良率分析方案。其核心是利用 AI 模型大幅减少仿真次数，解决传统蒙特卡洛算力消耗过大的问题。两种算法目标互补：Worst Samples 从海量样本中精准定位最差性能点与极端工艺角，评估设计鲁棒性；Yield Estimation 则在固定预算下，通过统计推断快速量化整体良率与故障率。实际流程中，先通过 Yield Estimation 完成良率摸底与方案评估，再用 Worst Samples 深挖关键 Sigma 水平的失效细节，指导电路优化。该方法为先进 IC 设计在高变异、高良率要求下的高效分析与调试提供了灵活的方法论支撑。
中图分类号：TN402 文献标志码：A DOI: 10.16157/j.issn.0258-7998.260802
中文引用格式： 杨兴勃，张光祥，刘法恩，等. 基于Virtuoso Studio 平台FMC Yield Estimation 快速良率评估算法的研究与应用[J]. 电子技术应用，2026，52(8)：44-46.
英文引用格式： Yang Xingbo，Zhang Guangxiang，Liu Faen，et al. Research and application of fast yield estimation algorithm for FMC yield estimation based on the Virtuoso Studio platform[J]. Application of Electronic Technique，2026，52(8)：44-46.
中文引用格式： 杨兴勃，张光祥，刘法恩，等. 基于Virtuoso Studio 平台FMC Yield Estimation 快速良率评估算法的研究与应用[J]. 电子技术应用，2026，52(8)：44-46.
英文引用格式： Yang Xingbo，Zhang Guangxiang，Liu Faen，et al. Research and application of fast yield estimation algorithm for FMC yield estimation based on the Virtuoso Studio platform[J]. Application of Electronic Technique，2026，52(8)：44-46.
Research and application of fast yield estimation algorithm for FMC yield estimation based on the Virtuoso Studio platform
Yang Xingbo1，2，Zhang Guangxiang1，2，Liu Faen1，2，Guo Yu3
1.Sanechips Technology Co.，Ltd.；2.State Key Laboratory of Radio Frequency Heterogeneous Integration；3.Cadence Design Systems， Inc.
Abstract： This paper discusses an AI-enhanced Fast Monte Carlo (FMC) analysis method in the Cadence Virtuoso ADE environment. FMC adds GUI support for a yield estimation algorithm, which, together with the existing worst-samples algorithm, forms a high-sigma yield analysis solution for multiple scenarios. The core idea is to use an AI model to dramatically reduce simulation runs, alleviating the computational cost of traditional Monte Carlo. The two algorithms have complementary goals: worst samples precisely locate the worst performance points and extreme process corners from massive samples to evaluate design robustness; yield estimation quickly quantifies overall yield and failure rates via statistical inference under a fixed budget. In practice, yield estimation is first used for initial yield assessment and design trade-offs, then worst sample is applied to explore failure details at critical sigma levels to guide circuit optimization. This approach provides a flexible methodology for efficient analysis and debugging of advanced IC designs under high variability and high yield requirements.
Key words : Cadence Virtuoso；Monte Carlo analysis；machine learning；fast Monte Carlo；bandgap
引言
在先进工艺快速迭代、良率面临严峻挑战的背景下，如何保障模块良率愈发关键。传统标准蒙特卡洛验证在多 Sigma、多Corner场景下，存在仿真点数随 Corner 数倍增、耗时与服务器成本高的问题；若减少点数，不符合统计规律，难以充分保证良率验证的可靠性。Cadence FMC Yield Estimation基于AI 算法，通过统计推断快速量化整体良率与故障率，优化MC验证点数，大幅缩短仿真时间、降低服务器成本，有效提升了设计的迭代效率，为产品竞争力提供了有力支撑。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000007207
作者信息：
杨兴勃1，2，张光祥1，2，刘法恩1，2，郭宇3
（1.深圳市中兴微电子技术有限公司，广东 深圳 518055；
2.射频异质异构集成全国重点实验室，广东 深圳 518055；
3.上海楷登电子科技有限公司，上海 200120）
此内容为AET网站原创，未经授权禁止转载。