随着世界经济的发展，城市规模逐渐扩大，大型结构工程越来越多，而频繁发生的地震灾害给这些大型结构带来一定程度的损害和破坏，尤其是强震的发生，不仅会直接造成人员伤亡和巨大的经济损失，而且极易引起严重的次生灾害。因此进行大规模典型结构强震观测、加强抗震减灾建设成为重点任务。结构强震观测已经由专业的地震学研究逐步扩展到防灾减灾、城市及重大工程强震预警等相关领域。这些因素又进一步促进了强震观测仪器研制、强震观测台网建设、强震观测和数据处理技术、理论研究等不断深入发展。
　　在2001年前，中国强震观测台网的强震动观测仪器数量少、功能落后并且分布不均，而由企业出资架设的强震仪器又没有有效管理、充分运行。为了改善这一局面，中国地震局于2001年启动了“数字地震观测网络”项目，旨在扩展中国地震动及强震动数字观测网络，因此需要增设和更新大量功能先进的数字化、网络地震动记录仪。该类型仪器应具备大存储容量、自动震动触发、自动报警、本地串口通讯、远程Modem通讯、远程TCP/IP网络通讯等功能。这些先进功能为强震动数据记录、存储、强震动记录以及相关地震信息自动传输创建了硬件基础。
1 概述
　　目前国外的强震观测仪器多采用24位△-Σ技术，可以实现120dB大动态范围信号的地震信号采集。而中国生产的多数强震仪器多采用二十世纪90年代的并行16位A/D" title="A/D">A/D转换技术，其动态范围有限。中国地震局工程力学研究所的科研人员经过努力完成了采用24位△-Σ技术的多通道大容量同步精密强震记录器的研制。该多通道数字强震记录器主要由模/数转换电路、数据采集控制电路、工控计算机主板、键盘、显示器等相关配件组成，其工作原理图如图1所示。

2 前置及模/数转换电路
　　24位强震记录器由于其测量范围较大、测量电路灵敏，极易引入干扰信号^[1]，因此电路设计上要仔细考虑隔离、抗干扰、屏蔽等问题，如前置调理电路与A/D转换电路的静电屏蔽、模拟电源与数字电源要完全隔离。每一块模/数转换电路板包含九个测量通道，对于64通道的强震记录器而言（其中包含一个时间通道），共需要七块模/数转换电路板。该模/数转换电路主要由前置调理电路、A/D转换电路所组成。下面就从电路设计角度分别介绍这两部分及其电源处理电路。
2.1前置调理电路
　　多通道大容量同步精密强震记录器最多可以同时测量64个通道信号，每个测量通道的前置调理电路完全相同并且各自独立^[2～3]，其单通道前置调理电路原理图如图2所示。其中,输入端的外界输入信号幅值范围为-5V～+5V，该信号叠加上由参考电压电路输出的+5V参考电压后形成一个有效范围为0V～10V的正极性电压，输入到1倍正向放大电路，经过正向放大电路驱动后再进行二阶低通滤波，在图2中节点2处形成有效输出电压，该输出电压连接到模/数转换器的+V_in端。同时为了使模/数转换器正常工作，由图2中节点3处提供2.5V参考电压连接到模/数转换器的-V_in端和V_REF端。

2.2 A/D转换电路
　　该强震记录器选用△-Σ结构的ADS1252作为模/数转换器件。ADS1252是一个高精度、宽动态范围的△-Σ模/数转换器，具有24位分辨率、由单5V电源供电，可以完成一个通道的24位模/数转换。该芯片的设计使用比较简单，只要满足图3所示的管脚CLK（时钟信号）、SCLK（串行移位输出时钟信号）的工作时序，就能够完成模拟信号到24位数字信号的数据转换过程。一个数据转换周期需要384个时钟周期，其中，DRDY需要36个时钟周期，DOUT需要348个时钟周期（见图3的数据转换周期时序）。一个转换周期期间，在DOUT时钟周期内，ADS1252的DOUT管脚就依次输出24位二进制转换结果。最后通过三片串/并转换芯片74HC595，即可将24位串行数据转化为三个8位并行数据输出。

2.3 电源处理电路
　　为了提高测量精度、避免电源干扰，在电路设计中，模拟电路电源与数字电路电源完全分开，并且将模拟电路中前置调理电路与模/数转换器的电源分开，其中，前置调理电路中所有的运算放大器电源为独立的稳压电源，所有A/D转换器的电源为另一个独立的+5V稳压电源，每一个电源部分都进行必要的滤波。图4为前置及模/数转换电路的电源处理电路。

3 数据采集控制电路
　　对于多通道大容量精密同步强震记录器而言，其数据采集控制电路板是内部核心电路板，它负责强震记录器内部逻辑控制与协调工作，即模/数转换的启停控制、读取与发送所有通道的模/数转换数据、数据的降噪滤波初级计算、读取两种时间模块的时间及时间校正、与工控计算机主板进行通信、数据传输等多种功能。其内部电路共分为CPU控制电路、时间服务电路、数据存储模块和逻辑控制电路三大部分，各部分在TMS320VC33微控制器的协调下工作。

3.1 时间服务电路
　　由于强震记录器必须具备时间服务电路，并且该时间电路能提供高精度的实时时钟，为提高时间服务电路的精度及速度，本记录器中采用图5所示的实时电路。该时间服务电路主要由作为CPU的单片机（时间服务电路的CPU）、实时时钟芯片、GPS（内含实时时钟功能）、可编程器件组成。单片机分别通过不同的端口读取两个不同类型时间设备的时间数据值，当需要GPS时间数据值时，单片机通过串口来操作读取该数值；当需要实时时钟的时间数据值时，通过并口从实时时钟芯片中获得该时间值，最后都由单片机经并口写入先进先出器件（即FIFO）中。在多通道强震记录器启动后，如果GPS能够成功定位，该记录器自动用GPS的时间数据来校正实时时钟的时间。但是在强震记录器采样过程中不能进行校正，因为这会造成一定延迟而使数据采集控制电路没有足够的时间进行测量数据处理。
3.2 CPU控制电路
　　为了提高该多通道强震记录器的数据采集及运行速度、降低记录器功耗，在采集控制电路设计时，选用32位浮点型DSP芯片TMS320VC33作为采集电路板的CPU。该芯片运算速度快而且器件功耗低，支持32位指令字、24位地址线，外围接口有两个32位时钟，四个外部中断、一个串口，并且提供两种低功耗运行方式。该DSP芯片负责控制启停模/数转换、顺序地读取各个测量通道中的采样数据并存储到FIFO中、从FIFO中读取数据以及通过BAB总线与工控计算机主板进行通信,传送各种命令信息和数据信息。
3.3 数据存储模块及逻辑控制电路
　　在多通道强震记录器中，通道测量数据和时间数据都存储在一个器件，即FIFO（先进先出）中。在该FIFO中依次存储时间数据、第一个采样通道数据、第二个采样通道数据……最后一个采样通道数据。对FIFO数据的写、读控制均由逻辑控制电路协同完成。同样，DSP数据采集电路板中的实时时钟电路、CPU控制部分依靠逻辑译码电路和中断机制来协调共同完成数据采集和数据传输功能。其总体逻辑控制原理如图6所示。