直接数字频率合成技术是根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EPROM中构成一个正弦查询表。频率合成时，相位累加器在参考时钟的作用下对时钟脉冲进行计数，同时将累加器输出的累加相位与频率控制字" title="控制字">控制字K预置的相位增量相加，以相加后的结果形成正弦查询表的地址；取出表中与该相位对应的单元中的幅度量化正弦函数值，经D/A转换器输出模拟信号，再经低通滤波器平滑得到符合要求的模拟信号。相位累加器的最大计数长度与正弦查询表中所存储的相位分隔点数相同，由于相位累加器的相位增量不同，将导致一周期内的取样点数不同，在取样频率（由参考时钟频率决定）不变的情况下，输出信号的频率也相应变化。如果设定累加器的初始相位，则可以对输出信号进行相位控制。
    由采样原理可知，如果使用两个相同的频率合成器，并使其参考时钟相同，同时设定相同的频率控制字、不同的初始相位，那么在原理上就具备了实现输出两路具有一定相位差的同频信号的可能性。
    AD9852是ADI公司生产的高集成度的频率、相位、幅度可调的直接数字频率合成器，内部集成了高性能D/A转换器、高速比较器、程序寄存器、参考时钟倍频器及可实现各种运算的高性能的数字控制单元，并且可以实现全数字编程控制。AD9852的输出信号频率控制字为48位，使输出频率调节分辨率达到1μHz，输出信号的频率范围可从直流到150MHz，相位调节控制字为14位，相位调节分辨率为0.022°，幅值调节控制字为12位。本文所设计的信号发生器以两片AD9852为核心。
2 信号发生器的硬件设计
    信号发生器由计算机、接口电路、CPLD、频率合成芯片、低通滤波器组成，其组成框图如图2所示。计算机通过接口电路和CPLD分别给两片频率合成芯片AD9852送入频率控制字、相位控制字和幅值控制字，使其输出一定频率、相位和幅值的正弦波信号，经过低通滤波器后形成平滑的正弦波。

    要使两路输出信号A和B的相位差可调，必须保证两路信号同步，为此要满足以下条件：
    （1）输入到两个AD9852的参考时钟之间要有足够小的相位偏移。这个相移会导致输出信号之间产生与之成比例的相移。因此必须精心进行布线设计，使从CPLD输出参考时钟的引脚到两个AD9852的参考时钟输入引脚的引线距离相等，以保证系统时钟同步。另外，参考时钟上升/下降沿的抖动应尽可能小，并且上升/下降时间应尽可能短，因为不同AD9852输入电路的触发电压不同，因此参考时钟的上升/下降沿时间长会增加输出信号的相位误差。
    （2）频率控制字送到AD9852的数据缓冲区后，还必须通过一个更新时钟才能将数据缓冲区中的数据送到相位累加器，成为有效数据后进行输出。AD9852有两种更新时钟产生方式，一种由芯片内部自动产生，另一种由外部提供。要使两路输出信号同步，必须使用外部I/O更新时钟，同时必须使参考时钟信号（REFCLK）与外部I/O更新时钟（UPDATE CLK）上升沿之间满足图3所示的时序关系。

    更新时钟的上升沿必须在参考时钟的下降沿0.3ns之后与下一个下降沿1.5ns之前之间（图3中深色区间为有效区域）产生，这样可以使两个AD9852工作在相同的系统时钟（参考时钟乘以一定倍数）下，且它们的系统时钟脉冲数相差不能超过1个脉冲。
    (3)在第一次传送数据之前必须先使AD9852复位，以保证AD9852的输出相位可知。因为AD9852的相位输出是连续的，所示复位信号可使两个AD9852的相位累加器复位到COS(0)状态。新的数据送到相位累加器时，它们之间的相位关系可以得到保持，也可以通过相位控制字来调节两片AD9852之间的相位差。
    CPLD（大规模可编程逻辑器件）具有静态可重编程或在线动态重构的特性，使得硬件功能可以像软件一样通过编程来修改，不仅使设计修改变得十分方便，而且大大提高了电子系统的灵活性和通用能力，因此成为当今实现电子系统集成化的重要手段。本文用CPLD实现计算机与两片AD9852的输入接口。CPLD内部电路如图4所示。