随着 FPGA 在数字通信设计领域（蜂窝基站、卫星通信和雷达）的高性能信号处理中成为可行的选择，分析和调试工具必须包括能帮助您在最短时间内得到电路最佳性能的新技术。

虽然现在已经有多种连接仿真与射频模拟信号" title="模拟信号">模拟信号的信号分析工具，但重要的要能够测量您 FPGA 子电路中的信号质量（谱图、I-Q 星座图、误差矢量" title="误差矢量">误差矢量幅度[EVM]）。安捷伦科技把它的 89601A 矢量信号分析（VSA）软件与逻辑分析仪" title="逻辑分析仪">逻辑分析仪产品线（1680、1690 和 16900 家族）链接构成数字 VSA 工具。当这一工具与Xilinx? ChipScope? Pro 及 Agilent 跟踪内核一起使用时，您就能快速和容易地对您 FPGA 设计内的任何地方进行信号分析。

我们将在本文中说明这一组合工具是如何工作的 —— 以及如何帮助您从 Xilinx 基 DSP 电路获取最多。

数字 VSA

VSA 用基于快速傅立叶变换（FFT）的数据处理提供时域和频域显示及测量组合。图 1 是典型的 VSA 显示。显示是极为灵活和可配置的，其主要内容包括 I-Q 星座图（左上）、幅度谱（左下）、误差矢量（右上）和测量结果（右下）。在测量结果部分显示 EVM。该值是调制信号质量的主要指示器。

通过从捕获数据中抽取 I-Q 符号计算EVM；符号是由 QPSK、QAM 或其它调制方案定义星座图中的网格点。在抽取被测信号后，即可使用符号序列建立被称为“参考”信号的理想（理论上完美）信号。把各被测信号与参考信号比较，差值称为误差矢量（误差包含 I 和 Q，或幅度和相位成分）。组合各次捕获的误差矢量，即完成一次 EVM 测量。

图 1 - VSA 显示

虽然这一分析软件的最初目的是用于分析模拟射频信号，但它是在独立于硬件的 PC 基软件包中完成的开发。由于 Agilent 逻辑分析仪也是 PC 基的，因此把 VSA 软件扩展至链接逻辑分析仪是很容易的。

数字基带和 IF 信号是模拟信号的表述形式。与其用仪器通过把信号数字化执行 FFT 分析（如射频信号分析仪），还不如从一开始就使用数字信号。这些模拟信号的数字版本可在逻辑分析仪中以图形风格的波形显示，这很像是示波器的显示（如 图 2 所示）。

正如您所看到的，当对总线同步采样，并且采样率符合Nyquist 要求时，逻辑分析仪就能捕获到“刚逝”或“即至”模拟信号的足够精确版本。

图 2 – 数字总线的图形显示

FPGA 动态探头

当 FPGA 动态探头与ChipScope Pro 分析仪一道工作时，即可访问 DSP 设计的任何部分，并且不需要重编译。在图 3 中，经简化的数字无线电发送器设计被接到 Agilent 跟踪内核（ATC2）。该内核是一个开关 MUX，它通过ChipScope Pro 内核插入器融入设计中，通常为后综合。在内核插入期间，您可选择连接至跟踪内核的内部网络，以及将用于接至 MUX 输出的物理焊盘" title="焊盘">焊盘。这些焊盘再通过电路板的走线接到逻辑分析仪探头。

逻辑分析仪通过 JTAG 控制 FPGA（下载位图文件和选择线排）。在您选择新线排时，逻辑分析仪自动重配置自身，以符合现在连接至探头的网名。

设计例子 - QAM16 调制器

通过当地 Xilinx DSP专家 FAE 的帮助，我们制作了一块演示板，用以配合把 Xilinx 系统发生器用于 DSP 的小 Virtex(tm)-II 部件（XC2 V250-FG256）。这一工具能快速和容易地建立 DSP 设计。该设计（如 图 3 中的框图所示）包括 25 MHz 符号编码器；带 24 抽头和 4X 内插的根升余弦滤波器（输出运行于 100MHz）；以及带有 25MHz 本振" title="本振">本振的 IF 调制级。

图 3 –数字总线的图形显示

把 ATC2 内核集成至系统发生器设计中

在把该项设计编译至 VHDL 后，我们插入 ATC2 内核。为使逻辑分析仪显示上的信号名更合理，我们要对 VHDL 做一些手动编辑（您可通过在系统发生器中仔细选择网名而跳过这一步骤）。然后把绝大多数感兴趣的网络作为来自顶级目标的输出端口连接，要让这些网名足够短，以适应逻辑分析仪的屏幕。

为了使用 FPGA 动态探头把网络接到各输出端口时，一项好的技巧是使用VHDL 中的“keep” 属性。由于您在综合之前尚未在设计中增加ATC2 内核，许多网络并未被优化，因为它们没有接到任何地方。在 VHDL中使用“keep”的语法如：

attribute keep : string;

attribute keep of i_symbol: signal is "true";

attribute keep of q_symbol: signal is "true";

我们用 4 组线排建立 ATC 内核，每一线排为 48 个信号。使用 ATC2 内核的 2X TDM 选项（各焊盘上任一时间有两个时间片信号），这只要求 FPGA 上的 25 个封装焊盘（1 个用于时钟，24 个用于数据）。这样就能访问 192 个信号。而实际上我们只需要观察 92 个信号：

?   I-Q 符号，每一符号 8 位 (16)

?   I-Q 滤波器输出，每一输出 24 位 (48)

?   IF 本振正弦和余弦，每一信号 2 位 (4)

?   组合 IF 信号 (24)

具有 24 位 I 和 Q 信号的 RRC 滤波器输出是最大要求，它确定了所需要的引脚数。如果不能实现 24 个引脚，您可去掉最低有效位，这样做会损失一定的动态范围，但仍能观察到信号。

时域、逻辑和 VSA 测量

逻辑分析仪用同步采样（或“状态模式”）捕获 ATC2 内核的输出。这意味着要在ATC2 的各输出时钟沿上采样数据。在我们设计的电路中有两个时钟率 —— 25MHz 用于 RRC 滤波器前的符号数据，100MHz 用于该滤波器后的所有元件。由于ATC2 内核只支持一内核一时钟，对于调试存在两种选择方案：

?   使用两个内核，一个时钟率用一个内核

?   一个内核用于较快的时钟率，对 25MHz 总线进行过采样

由于二个时钟具有相关性 —— 一个时钟率是另一个的整数倍  —— 因此我们可对较慢的总线作过采样。如果不想进行过采样，则可把逻辑分析仪设置为保存每四个样本中的第四个样本，从而能以每 25MHz 时钟周期一个样本的精度捕获 25MHz 总线。

由于 MUX 中有额外可用的信号，因此能对某些感兴趣的信号进行双倍的探测。例如在滤波器前的线排 0 中的 I 和 Q 符号，以及 RRC 滤波器后的 I 成份。这意味着我们能在逻辑分析仪中进行某些时域分析，以测量滤波器群时延，如 图 4 所示。两个标记指示通常的信号特征：宽而平坦的顶部，标记测量示出其时间间隔为 250 ns。

在探测了电路的感兴趣部分后，我们对信号执行矢量信号分析，并测量RRC 滤波器和 IF 调制级的质量。

图 4 – 滤波器群时延测量

为了解滤波前的 QAM16 I - Q 符号（如图 5 所示），您可观看 16 点的 QAM 星座图（左上图）。每一符号一个点，星座点间的连线是直线。谱图（左下图）中心在 0Hz 处，邻道中的 25MHz 通带有功率存在。射频信号中的邻道功率是不需要的，这也正是采用基带滤波器的理由。

图 5 – 未滤波的 QAM16 符号

通过选择ATC2 内核中的不同线排（由逻辑分析仪控制），您可分析基带滤波器后面的IQ 信号，如 图 6 所示。现在的谱图有离开的边带，测量结果显示（右下象限）示出EVM 为 0.5%。当下次您的射频研制组抱怨基带设计中的错误时，您可示出这一测量结果（因为他们相当熟悉），从而证明这并非是您滤波器故障所致。

图 6 – 经滤波的 IQ 基带数据

在许多数字无线电设计中，现在会把该 IQ 信号转换成模拟信号。但我们在相同 FPGA 内执行数字的 IF 调制。切换 FPGA 动态探头中的线排使我们能够访问数字 IF（再次说明，没有另外的综合、布放和路由步骤），如 图 7 所示。注意谱图和 I-Q 星座图是大致相同的，只是现在的中心大约位于 25MHz 处。EVM 稍高一些，表明您可能需要较高质量的本振，或另增一级滤波器。

图 7 – 数字 IF 信号

结论

您可通过 Xilinx 系统发生器、ChipScope Pro 分析仪与 Agilent 逻辑分析仪及 Agilent VSA 软件的组合使用，对 Xilinx FPGA 内部的数字基带和 IF 信号作实时和深度的分析。它将节省您的时间，消除对仿真与真实硬件间差异的疑问。它也能帮助您与从事射频设计的同事沟通，无论何种信号形式（模拟、数字、基带、射频），您们有着共同的语言，并使用着同样的分析软件。