由工业和信息化部指导，西安市科学技术局、西安市集成电路产业发展中心和中国电子报社主办，陕西省半导体行业协会、西安软件园发展中心和西安地区科技交流中心协办的2010年(第二届)中国FPGA产业发展论坛于8月31日在西安市隆重举行。本次论坛的主题是“可编程技术加速中国科技创新”，来自国内外数十家企业、高等院校和科研机构的200余名代表参加了本次论坛。

　　图为：Altera亚太区产品市场经理花小勇演讲。

　　花小勇：

　　大家好，首先给大家简单阐述一下从业界应用的角度来看，业界应用对于带宽需求的变化，这种对于带宽需求的变化，包括对于半导体厂商它所面临的挑战是什么。接下来介绍一下28—nmStratixVFPGA和HardCopy V ASIC，然后说一下关键和优势，最后做一个总结。

　　不断扩展的宽带需求，事实上，对于3G的网络来讲的话，大家使用3G手机所使用的服务不简单是语音或者是短信息，使用更多的话还会是3G的上网。另外一方面，市场上这种3G的上网卡包月业务价格很便宜，使用速度上来讲，如果文件下载，可以达到上百K。另外，借助于3G网络这种接入的手段，移动互联网的应用越来越多，事实上对于这类的终端产品来讲的话，用户主要是用它上网，做网站游戏或者是网页的浏览。对于带宽需求的增加，其实不仅仅发生在通信领域，还会发生在网络领域，例如视频领域来讲的话，大家在国内应该说已经体会到有线电视数字化，这种高清的机顶盒的应用也是越来越多，除此之外，3D也在逐渐出现。

　　事实上，对于应用来讲，它的需求是带宽不断在增加，它都是针对2年或者未来更长时间的需求，而对于不断增加的贷款需求如果说在不改变工艺的情况下，如果要支持更高的带宽下，有一种方法，我可以额外增加单片的力度。针对于这种挑战来说，从工艺的角度来看，我们在28纳米的工艺上和我们同行来比的话，可能看法有所不同。原因是什么?经过我们的评估，我们发现28纳米工艺要高35%，而且模拟工艺可以提供更好的功效。除此之外，Altera的专利工艺创新技术解决了产量、性能和功耗问题。从架构上来讲的话，最高集成度非常灵活，最大带宽，具有部分重新配置功能的增强架构。当需要它工作的时候我把它加载进来就可以了，通过这种方式可以提高这种逻辑效率。

　　总的来看，Stratix V VFPGA——为带宽而打造。带宽最大，硬核IP和灵活性，IP解决方案和支持系统。带宽最大，前所未有的集成度，非常灵活，系统性能提高50%，功耗降低30%。和我们以往的高端器件一样，我们事实上都有相应的AC这样的一个低成本和低功耗的途径。采用它COPY的ASIC在什么地方?就是使用同样的IP，同样的EDA工具，这样设计的一个转换，对于客户来讲的话，它可以降低风险。采用HardCopy V ASIC，实现了低成本无风险移植途径，功耗降低50%。Stratix V器件系列型号，Stratix V GT VFPGA提供12.5—Gbps和28—Gbps收发器，适用于需要超宽带和超高性能的应用。Stratix V GX VFPGA，提供12.5Gbps收发器，适用于高性能带宽应用。66个连续带宽，支持背板的低功耗相同收发器，运行速率从150Mbps到12.5Gbps。带有28—Gbps收发器的器件。亚皮秒抖动，实现了最佳眼图和系统BER性能。Stratix V FPGA管芯仪表：采用Altera的EyeQ眼图察看器察看接受器信号余量;全面的垂直/水平眼图重构;微调时可以实时调试，实现理想均衡。采用动态重新配置和EyeQ功能，缩短电路板建立/调试时间。延续收发器领先优势：相同功耗下两倍的收发器宽带;每个收发器通道功耗降低50%;每个28—Gbps收发器200mW，或者7mw/Gb。Stratix V收发器的宽带最大，功效最高。Stratix V存储器和I/O性能：最大的存储器带宽，7×72DDR3 DIMM，多块支持。确保时序逼近，注重提高用户效能和易用性。新的嵌入式HardCopy模块：用于加强标准功能或者需要大量逻辑的功能，降低了系统成本，产品更迅速面市，性能增强了2倍，新型号3—6个月的周转时间，以满足目标应用。14M ASIC逻辑门/700KLE，功耗比软核实现低65%。

　　Stratix V FPGA的部分重新配置功能。部分重新配置和动态重新配置功能提高了系统灵活性;动态更新，系统不会停机;更快的重新配置功能;通过集成降低了成本和功耗;建立在LogicLock(TM)和渐进式编译功能成熟方法基础上。效能和性能首屈一指。如果大家对于3、4年前推出的增量编译，实际上整个的设计是一样的，对于客户实际开发和应用来讲的话，没有难度。通过PCI Express进行配置，通过PCI Express初始化或者更新FPGA架构，使用CvPCLE的三个步骤，通过串行SPI闪存器件对PCle硬核IP进行编程等。Altera再次引领架构创新技术：增强自适应逻辑模块ALM，采用了4个寄存器;比竞争器件多出5.5倍的布线连接资源;增强嵌入式存储器结构;M20K提供更多的存储器位和端口;更快的MLAB模块，支持宽浅FIFO，高分辨率时钟合成功能，提供32个分段式PLL，更多的时钟资源和网络，能够关断未使用的逻辑。更高的逻辑效率和更好的系统性能。

　　DSP可调精度需求，解决了支持各种系统多种精度要求这一关键挑战，DSP系统精度，视频、无线、医疗、军事、测试、HP计算。对于不同精度的支持怎么来实现呢?对于9×9来讲，我可以用18×18的精度可以来实现，这是毫无疑问的，但是它的效率是有一半浪费的。针对这样的情况，我们有第一款精度可调DSP模块，这样带来的好处就是说，对于比较低精度的话，我们有一定的效率，对于高精度，我有很高的性能。20nm最好的系统性能，高性能工艺，存储器接口性能提高50%，1.6Tbps串行交换能力，增强内核架构，1840GMACS信号处理性能。同时我们也会为我们的客户提供全面的解决方案，包括像NIOSII嵌入式软核处理器。总的来看，系统性能可以提高50%，总功耗降低30%。

　　大家如果想更深入地了解，可以下载Stratix V器件手册。谢谢。