摘 要： 采用斩波失调稳定技术设计了一种包括辅助运放和主放大器的仪表放大器。辅助运放采用内置解调器结构，形成低噪声和低失调电压来调节主运放的噪声和失调，使输出极点成为主极点，无需低通滤波器。仪表放大器的带宽由主运放决定。本电路采用TSMC 0.35 μm 5 V混合信号工艺设计，利用Cadence公司Spectre进行仿真。结果表明，电路开环增益达87.3 dB，增益带宽积12 MHz，共模抑制比可达117 dB。
关键词： 斩波；斩波失调稳定；运放；噪声'
仪表放大器是把关键元件集成在放大器内部，它源于运算放大器，但优于运算放大器。其低噪声、低失调、高共模抑制比、高输入阻抗等是仪表放大器的重要指标。
目前降低1/f噪声和失调的方法有:微调技术、自动归零技术和斩波技术。微调技术无法降低放大器的1/f噪声和温度漂移。自动归零技术是一种采样技术，通过对低频噪声、失调进行采样，然后在运算放大器的输入或输出端，把它们从信号的瞬时值中减去，实现对1/f噪声和失调的降低，因为该技术对宽带白噪声是一种欠采样过程，所以会造成白噪声的混叠[1]。斩波技术采用调制和解调的方法，把1/f噪声和失调调制到高频端，再经过低通滤波器滤除，而有用信号经过调制后，又解调到基带，这种技术没有白噪声混叠的缺点，但是其斩波频率限制了其带宽。
本文设计的仪表放大器，同时应用了斩波稳定技术[2]和自动归零技术[3]来降低1/f噪声和失调电压的影响，具有高的共模抑制比、低失调电压以及能够动态补偿失调电压的特点。
1 斩波技术的基本原理
斩波原理图如图1所示。斩波技术通过把输入信号和方波信号调制，再经同步解调和低通滤波后得到所需要的信号，它实质上并没有消除失调，而是把失调电压和低频噪声调制到高频，然后通过低通滤波器把高频处的失调电压和噪声滤除掉。在理想情况下，斩波运放能够完全消除直流失调和低频噪声(主要是1/f噪声)。斩波调制原理如图1所示，假设Vin、Vout分别是输入、输出信号电压，A为放大器的增益，Vch是周期性方波信号，fch
2 斩波失调稳定技术
斩波过程会产生很多混频产物，包括斩波频率和输入信号的和、差项。这些混频产物会引起很大的失真，特别是当信号频率接近斩波频率时尤为明显。而且低通滤波会减小可用信号的带宽。要想在信号带宽不减小的情况下抑制噪声和失调，最好的解决办法是使用斩波失调稳定的运算放大器。这种电路结构在主通路提供信号带宽，而辅助通路减少失调，其电路结构如图2所示[4]，其中辅助通路包括斩波稳定放大器和积分器，主通路只有1个放大器。
假设主放大器的主、辅输入端的失调电压分别为Vosm(主)、Vosm，1(辅)，主、辅输入端的增益分别为Am、Am，1；辅助运放的等效失调电压为Vosn、增益为An，整个放大器的整体失调电压为Vos，则有：
3 斩波失调稳定放大器的设计和仿真
3.1 辅助运算放大器
本文采用的辅助放大器如图3(a)所示[4]，它是由两级运放和1个调制器、1个解调器组成，它有一个显著的特征：解调器放在两级运放之间，主极点P1在第二级运放上、次极点在第一级运放上。为了满足放大器的相位裕度，第一级的截止频率要比整体的高。由于本方案是在第二级之前解调的，所以第二级运放的运算放大器的截止频率fc可以比fch低，从而降低了斩波运放的功耗。而传统的斩波放大器是在输出端进行解调的，所以各级放大器的fc要比fch高。另外，相位补偿电容可以作为第一级的窄带LPF，所以本斩波放大器不需要在后面接LPF。
当输入1 mV、1 kHz的小信号及斩波频率为10 kHz时，斩波电路的开环瞬态仿真结果如图3(b)所示。
3.2 主放大器
主放大器采用差分差值放大器DDA(Differential Difference Amplifier)[5]，其采用了两对差分对结构，相当于一个四输入、单端输出的电路组态，如图4所示。DDA电路有两个跨导放大器和一个将电流转电压(I→V)的放大单元。输入信号以差分的形式输入，通过跨导单元转化成差分电流，再将各对应支路上的电流进行算术运算，最后通过电流转电压单元放大输出。
主放大器采用共源共栅结构，如图5所示[6]，有2个主输入端(V+，V-)和2个辅助输入端(Va+，Va-)。失调信号△V加在辅助输入端，在辅助放大器尾端产生一个微扰电流△i，然后通过电流镜M13~M16在主放大器产生+/-m△i，经共源共栅放大后产生失调校正△V0。M7~M10共源共栅电流镜作为负载，可以提高输出摆幅[7]。
3.3 整体电路的仿真结果
当Vin的瞬态扫描电压幅值为5 μV、频率是1 kHz、AC扫描幅值为1 V、斩波频率为10 kHz，相位补偿电容为0.5 pF时，可以看出开环增益达到87.3 dB，增益带宽积为12.17 MHz，相位裕度在65°以上，CMRR的值为117 dB，PSRR的值大于86 dB。仿真结果如图6所示。
本文应用斩波失调稳定技术设计了一款适用于仪表的放大器，通过对所设计电路进行spectre仿真调整，能够降低1/f噪声和失调电压的影响，电源抑制比、共模抑制比都很高，而且放大器的带宽能比斩波频率高很多，但为了提高系统的驱动能力，还需要在后面接缓冲器。
参考文献
[1] ENZ C C， TEMES G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing， correlated doub1e sampling， and chopper stabilization[J]. Proc IEEE， 1996，84:1584-1614.
[2] CHSN P K， NG K A， ZHANG X L . A CMOS chopper-stabilized differential difference amplifier for biomedical integrated circuits[C]. //The 47th IEEE International Midwest Symposium on Circuits and Systems，2004.
[3] DZAHINI D， GHAZLANE H. Auto-zero stabilized CMOS amplifiers for very low voltage or current offset[C]. //IEEE Nuclear Science Symposium， Portland， 2003.
[4] MASUI Y， YSHIDA T， IWATA A. Low power and low voltage chopper amplifier without LPF[J]. IEICE Electronics Express，2008， 22(5):967-972.
[5] SACKINGER E， GUGGENBUHL W. A versatile building block: the cmos differential difference amplifer [J]. IEEE J.Solid State Circuits， 1987，22(2):287-294.
[6] WITTE J F， MAKINWA K A A， HUIJSING J H. A CMOS chopper offset-stabilized opamp[J]. IEEE J. Solid-state Circuits， 2007，42(7):1529-1535.
[7] BABANEZHAD J N， GREGORIAN R. A programmable gain/loss circuit[J]. IEEE J. Solid-State Circuits， 1987，22(6):1082-1089.