头条 基于FPGA的视频处理硬件平台设计与实现 为了满足机载显示器画面显示多元化的要求，提出了一种基于FPGA的视频转换与叠加技术，该技术以FPGA为核心，搭配解码电路及信号转换电路等外围电路，可实现XGA与PAL模拟视频信号转换为RGB数字视频信号，并且与数字图像信号叠加显示，具有很强的通用性和灵活性。实验结果表明，视频转换与叠加技术能够满足机载显示器画面显示的稳定可靠、高度集成等要求，具备较高的应用价值。 最新资讯 Altera踏上3D融合之路 9月20日， Altera公司资深副总裁兼首席技术官博思卓(Misha Burich)博士继今年五月后又一次来到中国，公开了Altera在下一代20 nm产品中规划的几项关键创新技术。 发表于：9/25/2012 无线电引信实时数据采集发送模块设计 利用Altera公司的开发软件Quartus II 8.1进行VHDL编程，给出了一种利用CPLD进行曼彻斯特编码以实现无线电引信实时数据采集及传输的技术方案。整个系统分为衰减网络、调理电路、A/D转换电路、A/D控制及编码和电光转换电路五部分，最终将电信号转化为光信号，实现电信号安全可靠输出。 发表于：9/24/2012 一样的TSMC，不一样的3D技术-----Altera踏上3D融合之路 9月20日， Altera公司资深副总裁兼首席技术官博思卓(Misha Burich)博士继今年五月后又一次来到中国，公开了Altera在下一代20 nm产品中规划的几项关键创新技术：40-Gbps芯片至芯片及28-Gbps背板收发器；具有混合系统架构接口的3D异构IC；下一代精度可调DSP模块，Altera将在不突破客户对功耗瓶颈的需求下尽可能提高产品性能。 发表于：9/22/2012 基于FPGA的静态实时光谱采集与处理系统 为了实时获取静态迈克尔逊干涉仪得到的光谱信息，设计了基于FPGA的实时光谱采集分析系统。在Xilinx FPGA芯片上实现了干涉条纹到光谱数据的实时处理。在算法处理过程中，实现了干涉条纹滤波去噪、快速傅里叶变换、相位标定、光谱数据传输等模块化功能。实验结果显示，系统可以高速采集并实时处理光谱数据。 发表于：9/21/2012 基于PSoC的智能车窗控制系统设计 基于PSoC及Cyfi无线通信技术，设计了一种智能车窗控制系统方案，具有无线控制车窗升降、车窗防夹手等功能。实验结果表明，该方案具有设计简单灵活、操作方便、功耗低、抗干扰等特点，可作为一种无线智能控制方案应用于汽车电子领域。 发表于：9/21/2012 基于AutoSAR规范的驱动代码生成工具箱设计与实现 针对汽车控制器中驱动代码生成存在对硬件依赖性强、代码格式不规范、可重用性不强等问题，提出利用仿真建模工具Simulink/RTW、结合AutoSAR规范、基于代码生成技术的汽车控制器驱动工具箱的设计方法。通过对驱动配置模块的不同芯片配置及对相关参数的设置满足多处理器需求，依据AutoSAR规范对驱动函数接口的封装实现代码的可重用性。最后将设计的驱动工具箱结合代码生成模板应用于BCM车窗控制系统，实验证明了该方法的高效性和可行性。 发表于：9/21/2012 GLOBALFOUNDRIES推出用于下一代移动设备的优化的 FinFET 晶体管架构 GLOBALFOUNDRIES 今日推出一项专为快速增长的移动市场的最新科技，进一步拓展其顶尖的技术线路图。GLOBALFOUNDRIES 14 nm-XM技术将为客户展现三维 “FinFET”晶体管的性能和功耗优势，不仅风险更低，而且能够更快速地推向市场，从而帮助无晶圆厂生态系统在保持其移动市场领先地位的同时，开发新一代智能移动设备。 发表于：9/21/2012 新思科技28纳米DesignWare® IP赢得第100项设计 新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：该公司针对多家领先的晶圆代工厂优化的28纳米工艺DesignWare IP已赢得第100项设计。其经过芯片生产验证的28纳米产品组合由多种广泛使用的IP组成，包括用于USB、PCI Express、SATA、HDMI、DDR、MIPI的数模混合模块，以及数据转换器、音频编解码器、嵌入式存储器和逻辑库，其中已有数千万芯片单元在客户产品中使用。Synopsys的28纳米DesignWare IP产品，已全面通过了工艺和电压温度（PVT）变化下High-K金属栅和PolySiON工艺的芯片特性测试，以确保设计的稳健性。凭借十多种不同的28纳米工艺节点上的超过30款测试芯片成功流片，并凭借已量产的产品，Synopsys为设计者们提供了快速集成于诸如移动应用处理器，多媒体图像联网及存储的SoC应用产品的IP解决方案，从而降低了设计风险及成本。 发表于：9/20/2012 基于NiosII的智能多接口片上系统设计 设计了一种基于NiosII处理器的片上系统（SoC），集成了NiosII处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点，适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusII环境下进行IP软核设计、综合、布局布线，在Model Sim下完成功能、时序仿真，在SoPC下完成系统的定制与集成，在NiosII IDE环境下完成片上系统软件程序的开发，最后在FPGA器件上实现了智能多接口功能的片上系统。 发表于：9/20/2012 基于改进的分层译码算法的QC-LDPC译码器设计 对空间数据系统委员会（CCSDS）推荐的QC-LDPC码进行了研究，给出了改进的分层译码算法。基于改进的分层译码算法设计部分并行结构QC-LDPC译码器，译码速率较快,适合应用需求，并通过仿真验证所设计的译码器的性能。 发表于：9/20/2012 «…257258259260261262263264265266…»
