| 基于Verilog HDL的SPWM全数字算法的FPGA实现 | |
| 所属分类：技术论文 | |
| 上传者：aet | |
| 文档大小：224 K | |
| 标签： 电子电路设计与仿真工具 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以Actel FPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波，利用Verilog HDL语言实现死区时间可调的SPWM全数字算法，并在Fushion StartKit开发板上实现SPWM全数字算法。通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2