设计应用 基于MCU CPLD变压器测试系统的设计与实现[可编程逻辑][其他] 本套测试系统用来测试铁路变压器的各种要求参数，包括原边空载电流、次边空载电压、次边带载电压电流，变压器绝缘电阻、原边电压频率，测量结果精度要求3%，在MCU和CPLD控制基础上对各种要求测试参数分别进行自动测试，系统满足操作简单可靠，提高效率，减少误差。本次开发综合考虑了MCU和CPLD的相互作用，采用了交流采样技术，认真考虑VHDL进程并行和CPLD的结构特点，并应用电路简化的几种技巧与方法，充分利用CPLD的硬件资源优化电路，实现系统对稳定性，精确度等方面的要求。 发表于：8/19/2011 9:00:00 AM 基于单片机控制的便携式篮球计时器设计[嵌入式技术][其他] 随着篮球运动的普及，为了解决偏远贫困山区篮球比赛和小团体外出比赛的计时问题，利用AT89C51芯片控制能力强，设计灵活，以及编程语言易于修改等优点，采用软件设计和硬件设计相结合，设计了该便携式篮球计时 发表于：8/19/2011 8:00:00 AM 基于DSP视频系统的CF卡FAT文件系统设计与实现[嵌入式技术][其他] 基于DSP视频系统的CF卡FAT文件系统设计与实现,摘要：设计并实现了基于DSP视频处理系统的CF卡FAT文件系统。该系统能在DM642平台上，以CF卡为存储介质对视频数据进行实时存储，存储格式为FAT16文件系统；并与PC机兼容通过PC机对写入CF卡的视频文件进行各种基本操作 发表于：8/19/2011 8:00:00 AM 基于PWM的太阳能充电控制系统[电源技术][其他] 在独立太阳能发电系统中，为了降低成本、提高效率和可靠性，既要使光伏电池输出最大功率，又要使蓄电池正确充放电，同时还要最大限度地利用所发电能。在目前的光伏系统中，这三者的实现存在矛盾，通常只能兼顾一个方面，例如只追踪光伏电池最大功率点将会放弃蓄电池的最佳充放电，从而限制了系统的效率和寿命。因此我们在选择充电方法时应综合考虑各种因素、使用场合等来设计性能优良的充电控制器。 发表于：8/19/2011 12:00:00 AM Buck电路中分析开关电源纹波抑制[电源技术][其他] 由于开关电源体积小，输出直流电压的纹波含量比同功率线性电源大，如何降低纹波含量成为开关电源应用及制造技术中的一个关键技术难点。本文通过对Buck电路的分析，找出对纹波的产生有影响的因素及改善的措施。 发表于：8/19/2011 12:00:00 AM 基于UC3906的太阳能充电控制器设计方案[电源技术][其他] 目前，光伏发电装置往往因为充放电不合理，造成控制器故障较多、蓄电池使用寿命短、维修麻烦，影响其正常使用，所以有必要设计一款结构简单、性能优良的太阳能充电控制器。 发表于：8/19/2011 12:00:00 AM 大机组MFT硬跳闸回路设计方案[电源技术][其他] MFT包括DCS软逻辑跳闸回路与后备硬跳闸回路两部分，MFT后备硬跳闸回路同时接受DCS软逻辑跳闸信号与手动跳闸信号，因此可在FSSS控制器故障失效或紧急情况下手动停炉，直接切断燃料。MFT硬跳闸回路可设计为正逻辑和反逻辑2种方式。为防止保护误动和拒动，设计2个多触点手动MFT按钮，当2个按钮同时按下后，硬跳闸回路才会动作。 发表于：8/19/2011 12:00:00 AM 一种大功率LED驱动电源设计方[电源技术][其他] 大功率区域照明存在不少挑战，如灯具可能难以接近、光源发生故障时可能带来安全问题、户外存在多种极端环境条件等。此外，不容忽视的是，应用于大功率区域照明的现有光源(如金属卤素灯、高压钠灯、线性荧光灯及紧凑型荧光灯)存在着不少局限，如高压钠灯的显色性差(CRI约为22)，金属卤素灯的典型灯具损耗较高(40%)且其从启动到发光至完整亮度经历的时间可能长达10分钟，线性荧光灯的冷温度性能差，紧凑型荧光灯的启动速度也较慢。 发表于：8/19/2011 12:00:00 AM 超高频远距离RFID无源射频接口电路设计[其他][其他] 本文分析和设计了应用于超高频无源射频标签的射频接口电路，并利用0.18m工艺流片验证。根据芯片测试结果，该射频接口电路能够在读写器4W等效发射功率下距读写器4m处为射频标签芯片提供足够的工作电压，并且在芯片近场时能够有效地稳定电源电压。解调信号基本正常可用。因此，该射频接口电路可满足超高频远距离无源射频标签芯片的要求，具有实用意义。 发表于：8/19/2011 12:00:00 AM 基于Verilog HDL的CMOS图像敏感器驱动电路[可编程逻辑][其他] 使用Verilog语言设计时序逻辑具有很高的效率。结合CMOS敏感器特性可以方便地开发出驱动时序电路。但必须对CMOS图像敏感器的信号分析准确，正确分离那些独立的信号和共用的信号，用时序逻辑设计驱动信号，用组合逻辑实现不同采集过程时间上的分离。布线延迟是必须考虑的，采用流水线技术可以预测延迟，保证信号的正确性。虽然文中并未给出像素ADC输出的存储电路，但实际上直接使用TriAdc信号作为SRAM的片选，ClaAdc的低电平作为写信号，SRAM的地址在ClkAdc的上升沿增加、下降沿写入。这样就可以完成图像数据的存储。以上Verilog程序在FLEXl0kl0上布线实现。经示波器观察逻辑正确，CMOS敏感器正常工作。 发表于：8/19/2011 12:00:00 AM «…2468246924702471247224732474247524762477…»
