基于蚁群优化的ZigBee传感器网络QoS路由算法

基于蚁群优化的ZigBee传感器网络QoS路由算法[通信与网络][通信网络]

针对ZigBee无线多媒体传感器网络(WMSNs)资源受限的特点，提出一种改进的基于蚁群优化的QoS路由算法AZ-WMSN-QR。其核心思想是通过加权法将通信时延、时延抖动及能量均衡性等QoS指标组合成一个主目标，进而评估链路的QoS主目标值，寻找符合QoS需求的目标值最大的路径，实现服务质量最优。仿真显示，AZ-WMSN-QR算法在多约束QoS路由问题上能实现网络资源优化组合，与基本蚁群路由算法相比，不仅能够减少网络总能耗，还能有效延长网络寿命，更适用于基于ZigBee的WMSNs。

发表于：8/20/2018 4:44:00 PM

基于DVB-H标准的RS译码器算法与FPGA实现

基于DVB-H标准的RS译码器算法与FPGA实现[可编程逻辑][通信网络]

介绍了符合DVB-H标准的RS(204，188)码的参数与译码算法，给出了一种用于求解关键方程的改进型无逆BM算法，使用Verilog语言完成了基于该算法的译码器设计与实现。测试结果表明，该译码系统性能优良，在节约硬件资源的同时满足了高速处理的需要。

发表于：8/20/2018 4:30:00 PM

基于矩阵变换器的异步电机容错控制的研究

基于矩阵变换器的异步电机容错控制的研究[测试测量][工业自动化]

矩阵变换器（MC）具有输入输出特性好、电力谐波低、体积小等优良特性，但研究学者发现MC在实际应用中并不能稳定、可靠地运行，因而提出了不同的控制策略来提高其运行稳定性。本文提出一种MC的容错控制方法，使MC—电机系统在出现故障的情况下依然能够稳定运行或者安全停车，并对MC的输出进行谐波分析。仿真实验验证了采用容错控制能够提高矩阵变换器的运行稳定性，证明了这一理论的正确性和可行性。

发表于：8/20/2018 4:11:00 PM

基于无源控制的PMSM无传感器方法研究

基于无源控制的PMSM无传感器方法研究[电源技术][工业自动化]

采用能量成形和互联、阻尼配置的无源性控制方法，完成了永磁同步电机的端口受控哈密顿系统（PCH）的建模和速度调节器的设计，证明了系统平衡点的稳定性。针对系统转速辨识问题，提出由脉振高频电压信号注入法和滑模自适应观测器法相结合的新型无速度传感器的复合方法。通过速度切换方案的设计，实现了两种方法间的平滑切换。解决了单一方法不能在全速度范围内同时兼顾良好的动态、稳态性能的问题，不仅节省了成本，还增强了整个系统的可靠性。仿真结果表明，该控制系统具有良好的动态、稳态性能。

发表于：8/20/2018 4:06:00 PM

基于FPGA的双声传感器定位系统的设计

基于FPGA的双声传感器定位系统的设计[可编程逻辑][工业自动化]

针对小体积声探测系统对阵元数量的要求，设计了基于FPGA的双声传感器定位系统。该定位系统利用两个声传感器接收的回波的声压和时延值进行联合定位，可以达到减小阵元数量的目的。同时，利用硬件描述语言和DSP Builder完成了整个系统的构建。仿真和实验结果表明，所设计的定位系统工作频率可以达到94.4 MHz，完成一次定位只需要52 μs，定位误差在1%之内。

发表于：8/20/2018 3:57:00 PM

NAF点乘算法的并行计算研究

NAF点乘算法的并行计算研究[其他][信息安全]

分析了目前常用的NAF点乘算法，并提出了改进的并行NAF点乘算法，改进后的算法具有并行调度点加和点倍的特点，实验表明改进后的算法比原算法效率有明显提高。

发表于：8/20/2018 2:34:37 PM

一种乘同余伪随机序列快速实现的FPGA设计

一种乘同余伪随机序列快速实现的FPGA设计[可编程逻辑][信息安全]

针对一类乘同余运算，提出了一种快速算法。采用1个32位乘法、2个32位加法、少量移位操作和1个最高位分离操作方法，避免了连续减法和除法运算。采用硬件语言设计了快速算法。在此算法的基础上，设计了基于FPGA的伪随机序列发生器。

发表于：8/20/2018 2:24:10 PM

基于分数阶傅里叶变换的多项式相位信号参数估计

基于分数阶傅里叶变换的多项式相位信号参数估计[通信与网络][通信网络]

研究了一种基于分数阶傅里叶变换(FRFT)的多项式相位信号快速估计方法，对于线性调频信号(LFM)，即用信号延时相关解调的方法得到调频斜率的粗略估计，从而得到分数阶旋转角度的范围，简化为小范围的一维搜索问题。多项式相位信号的检测通过延时相关解调可转化为LFM信号的检测，再运用FRFT便可进行参数估计。理论分析与仿真结果表明该方法简单，估计性能好。

发表于：8/20/2018 2:03:26 PM

基于环的空时编码结合CPFSK的联合编码设计

基于环的空时编码结合CPFSK的联合编码设计[通信与网络][通信网络]

利用Rimoldi的CPM分解模型，将STC与改进型无反馈的CPE联合设计，研究了一种基于整数环的STC-CPFSK编码器的设计方法。分析和仿真表明，与传统的STC-CPM编码器相比，该编码器具有结构简单，复杂度低且易实现的优点，同时能得到优异的系统性能。

发表于：8/20/2018 1:50:41 PM

基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现

基于3 GS/s 12 bit ADCs的 高速串行接口控制层电路的设计与实现[模拟设计][通信网络]

高性能数据转换器是第五代移动通信基站系统的核心器件，其采样速率不低于3 GS/s、分辨率高于12 bit，因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在保证高速传输的前提下，折中考虑功耗和资源，该电路在传输层采用预分频技术完成组帧；在数据链路层采用极性信息简化编码技术实现8 B/10 B编码。在Vivado 16.1环境下，采用Xilinx公司的ZC706 FPGA中PHY IP和JESD204B Receiver IP完成控制层接口电路的验证。实验结果表明数据传输正确，且串化后的传输速度达到7.5 Gb/s，相较于同类型的接口设计，其传输速度提高了50%。

发表于：8/20/2018 11:40:00 AM