• 首页
  • 新闻
    业界动态
    新品快递
    高端访谈
    AET原创
    市场分析
    图说新闻
    会展
    专题
    期刊动态
  • 设计资源
    设计应用
    解决方案
    电路图
    技术专栏
    资源下载
    PCB技术中心
    在线工具库
  • 技术频道
    模拟设计
    嵌入式技术
    电源技术
    可编程逻辑
    测试测量
    通信与网络
  • 行业频道
    工业自动化
    物联网
    通信网络
    5G
    数据中心
    信息安全
    汽车电子
  • 大学堂
  • 期刊
  • 文献检索
期刊投稿
登录 注册

一种眼科B型超声诊断仪

一种眼科B型超声诊断仪[可编程逻辑][其他]

介绍一种以Winbond公司的W78E58单片机为控制核心,并采用FPGA和大容量FIFO等器件构成的眼科B型超声诊断仪。阐述了眼科超声诊断仪的基本原理,使用FIFO作为数据共享RAM实现采样和显示相对独立的模块化设计方案以及FPGA在该设计中的具体应用。

发表于:2008/11/5 下午2:45:25

一种能跨变压器台区的电力远程抄表系统

一种能跨变压器台区的电力远程抄表系统[其他][智能电网]

采用过零调制技术,利用数字差分、匹配滤波、纠错编码方法处理接收数据。系统具有较强的抗干扰能力,可实现跨配电变压器台区的远距离抄表,适合中国电网特点。

发表于:2008/11/5 上午12:00:00

无线数据通信的分布式实时水文监测系统

无线数据通信的分布式实时水文监测系统[测试测量][其他]

介绍基于无线数据通信的分布式实时水文监测系统,该系统具有实时监测和报警、历史数据本地和远程查询、水文趋势预测和分析等功能。同时详尽阐述了无线扩频技术以及无线数据通信的抗干扰措施等。

发表于:2008/10/31 上午12:00:00

JPEG2000小波提升在DSP上的缓存管理

JPEG2000小波提升在DSP上的缓存管理[嵌入式技术][其他]

提出一种采用高效的内存管理实现的基于块的小波提升方案。该方法通过减少缓存失败增强缓存性能。实验结果表明该方法比现有的快速方法要快两倍多。

发表于:2008/10/30 下午4:42:15

JPEG2000中嵌入式块编码的FPGA设计

JPEG2000中嵌入式块编码的FPGA设计[可编程逻辑][其他]

为了使JPEG2000能应用到便携产品中,采用了高效存储结构的硬件实现方案,并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计的块编码器能够在0.256s内完成对一幅512×512的灰度图像的编码。

发表于:2008/10/30 下午4:34:51

一种基于DSP 和MCU的双CPU数据处理系统设计

一种基于DSP 和MCU的双CPU数据处理系统设计[嵌入式技术][其他]

为了在完成实时数据采集处理的同时还能进行各种控制,设计了一种基于DSP 和MCU的双CPU数据采集处理系统。阐述了该系统中高速A/D转换器与DSP接口、FLASH自举引导加载以及单片机与DSP通过主机接口(HPI)通信的具体实现方法。通过运行数据采集程序及处理程序,表明该系统工作稳定可靠。

发表于:2008/10/27 下午3:45:26

基于Verilog的RISC MCU中断系统的设计与验证

基于Verilog的RISC MCU中断系统的设计与验证[嵌入式技术][其他]

详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构,含4个中断源,2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试,完成功能与时序的仿真与验证。

发表于:2008/10/21 下午3:07:38

用单片机控制手机收发短信息

用单片机控制手机收发短信息[嵌入式技术][其他]

介绍用MCS-51系列单片机控制手机收发短信息的原理、硬件电路、PDU数据格式和符合GSM07.05协议要求的短信息发送/接收程序,同时给出了一个应用实例。

发表于:2008/10/20 上午12:00:00

基于FPGA的高速LDPC码编码器的设计与实现

基于FPGA的高速LDPC码编码器的设计与实现[可编程逻辑][其他]

LDPC码是通信系统中一种性能十分优秀的信道编码。本文针对便于硬件实现的QC_LDPC码进行了编码器设计,采用多路并行、流水线结构、优化关键路径等多种手段,在Altera公司FPGA平台上实现了编码速率高达1.6Gbps的编码器,并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。

发表于:2008/10/14 上午12:00:00

复杂数字视频信号处理器IP核设计

复杂数字视频信号处理器IP核设计[可编程逻辑][其他]

针对复杂数字视频处理电路的数据处理量大、处理过程复杂、系统工作频率高、涉及到复杂严格的时序逻辑关系的特点,按照场序制彩色FSC原理和VESA标准,采用现代EDA技术,设计了一个适于FPGA实现的、应用于MD800G6驱动控制器中的复杂数字视频信号处理器IP核,给出了各个部分的设计。仿真结果表明了设计的可行性。该设计具有可靠性高、升级容易等特点。

发表于:2008/10/10 上午11:13:40

  • <
  • …
  • 4841
  • 4842
  • 4843
  • 4844
  • 4845
  • 4846
  • 4847
  • 4848
  • 4849
  • 4850
  • …
  • >

活动

MORE
  • “汽车电子·2026年度金芯奖”网络投票通道正式开启!
  • “2026中国强芯评选”正式开始征集!
  • 《集成电路应用》杂志征稿启事
  • 【热门活动】2025年基础电子测试测量方案培训
  • 【技术沙龙】可信数据空间构建“安全合规的数据高速公路”

高层说

MORE
  • Develop平台打造电子研发全生命周期生态
    Develop平台打造电子研发全生命周期生态
  • 2026年,AI将给设计工程软件带来哪些变革?
    2026年,AI将给设计工程软件带来哪些变革?
  • 锚定“十五五”新蓝图筑牢时空信息“中国芯”
    锚定“十五五”新蓝图筑牢时空信息“中国芯”
  • 边缘人工智能机遇将于2026年成为现实
    边缘人工智能机遇将于2026年成为现实
  • 【回顾与展望】英飞凌:半导体与AI双向赋能
    【回顾与展望】英飞凌:半导体与AI双向赋能
  • 网站相关
  • 关于我们
  • 联系我们
  • 投稿须知
  • 广告及服务
  • 内容许可
  • 广告服务
  • 杂志订阅
  • 会员与积分
  • 积分商城
  • 会员等级
  • 会员积分
  • VIP会员
  • 关注我们

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2