MDV流程在geMac验证中的应用

MDV流程在geMac验证中的应用[嵌入式技术][数据中心]

在验证工作中，验证工程师通常先编写验证计划(verification plan，vplan)，然后根据它来编写验证用例(testcase)。在项目进展的过程中，设计方案会不断的修改更新，那么一段时间后，就会出现设计方案、验证计划和验证用例不匹配的情况，验证计划本身容易流于形式；另外验证工程师也需要定位问题、回归用例、向验证经理汇报工作，工作内容繁多。文章通过geMac验证实例，介绍了如何借助Cadence公司vManager验证工具的regression center、Metric Center、Tracking Center，更加高效科学地开展验证工作。

发表于：2016/11/29 上午10:33:00

整合3DEM的Virtuoso在片上电感仿真中的应用

整合3DEM的Virtuoso在片上电感仿真中的应用[嵌入式技术][消费电子]

目前大部分电磁仿真软件在仿真片上电感时，需要从工艺库的文件中手动提取需要的相关参数；并且仿真环境的建立也比较繁琐，仿真时间也较长，这会大大降低电感的品质因数和面积的优化效率。集成了3DEM的Virtuoso可以直接选取整个版图的一部分导入仿真，而不必提取整块电感版图；并且根据工艺库文件自动生成需要的相关参数，设置仿真环境；仿真速度根据算法的优化，可以快速得到精确度很高的结果。本文将通过一个片上电感的仿真过程，介绍软件的具体应用方法。

发表于：2016/11/29 上午10:10:00

高度整合硬件加速器的原型验证平台Protium

高度整合硬件加速器的原型验证平台Protium[嵌入式技术][通信网络]

Protium是Cadence最新型的FPGA快速原版验证平台，和Cadence的硬件加速器Palladium系列高度整合，可完全重用Palladium的编译流程，运行速度提升最高可到10倍，当出现可疑RTL bug的时候可无缝移植到Palladium进行调试，是软件调试的理想平台。以展讯北京的AP+GPU项目验证为例，展示了Protium在软件调试和系统验证流程中的价值和收获。

发表于：2016/11/29 上午9:58:00

Verifier提高验证完备性

Verifier提高验证完备性[嵌入式技术][安防电子]

随着集成电路设计技术的不断发展，电路设计中经常出现一些问题。因此，设计验证技术成为了电路设计中不可或缺的部分。如何提高验证完备性，是验证技术的难题之一。本文介绍了Cadence最新发布的适用于模拟设计的ADE Verifier的工具使用流程，以及根据海思业务需求定制的使用方法。该工具整合了验证工具ADE Explorer 和ADE Assembler的特性，完善了模拟电路设计验证流程，解决了模拟设计验证完备性中的问题。

发表于：2016/11/29 上午9:33:00

高速串行总线无源通道建模及校准

高速串行总线无源通道建模及校准[测试测量][工业自动化]

高速串行总线无源通道建模的效率及准确性，一直是行业关注的重点。Cadence Sigrity的POWER SI 3D-EM工具，实现了效率与精度的较好结合。本论文先从工具的精度出发，采用精度较高的TRL校准模式来进行仿真测试校准，验证仿真结果的准确性。同时考察工具的分布式并行计算能力，看看在保持足够精度的前提下建模效率的提升。

发表于：2016/11/29 上午9:03:00

如何在先进工艺节点利用Virtuoso Check/Assertion Flow

如何在先进工艺节点利用Virtuoso Check/Assertion Flow[嵌入式技术][消费电子]

Virtuoso和MMSIM有效结合，完整的Check/Assertion flow包含：在图形界面设置Check/Assert, 通过仿真得到Check/Assert的结果，在图形界面直接显示Check/Assert的结果，对结果进行各种灵活的后处理，并在schematic 直接进行反标。该流程可以覆盖电路设计常用check需求，完全不依赖脚本，图形界面让工程师更容易上手，基于瞬态仿真的Dynamic Check相比其他工具更具优势。有效利用Check/Assert flow, 可以帮助避免或及早发现设计中的一些常见问题，从而减少设计迭代，该流程在TSMC 16 nm和Intel 14 nm实际项目上得到应用，很大程度地提高了设计效率。

发表于：2016/11/28 下午9:48:00

采用Mult-tap标准单元PGV以获取精准的Power EM违例

采用Mult-tap标准单元PGV以获取精准的Power EM违例[嵌入式技术][消费电子]

电源电子迁移（Power Electromigration，Power EM）检查在高性能芯片设计中起重要作用。在Voltus进行电源网格分析时，由于在每个标准单元的电源网格视图（Power Grid View，PGV）生成过程中通常只抽取一个电流接入点（tap），从而流入每个标准单元的电流都聚集到一点。但对于大尺寸标准单元, 电流实际上是分布到各个接触孔而非集中到一点，因此Power EM结果比实际情况悲观很多。本文描述了一种新的方法，即只对在关键路径上使用并具有高翻转率的大型时钟单元抽取多电流接入点（multi-tap）PGV。通过这种方法，几乎不增加运行时间和内存消耗而使得Power EM准确性得到提高。

发表于：2016/11/28 下午9:17:00

基于Innovus的低功耗物理设计

基于Innovus的低功耗物理设计[嵌入式技术][消费电子]

为了减少芯片功耗，可靠的低功耗物理设计必不可少。基于新一代布局布线工具Innovus，分四个部分阐述了新的低功耗物理设计流程。这些内容包括：基于低功耗的物理库设计；低功耗布局和优化、基于输入向量的功耗优化；低功耗时钟树协同设计CCOPT（clock concurrent optimization）；时钟树后低功耗优化。Innovus作为Cadence全新的布局布线工具，提供基于GigaOpt引擎的功耗驱动优化和高级时钟树协同优化（CCOPT）等方法，有效帮助设计者实现低功耗芯片设计。全新的低功耗物理设计可改善芯片数字逻辑15%功耗。

发表于：2016/11/28 下午9:06:00

压电陶瓷电特性测试与分析

压电陶瓷电特性测试与分析[嵌入式技术][工业自动化]

通过对压电陶瓷器件进行阻抗测试可得到压电振子等效电路模型参数与谐振频率。通过对压电陶瓷器件电容值、温度稳定性、绝缘电阻、介质耐电压等电性能参数进行测量与分析后可知：压电陶瓷器件电特性符合一般电容器特点，所用连接线材在较低频率下寄生电容不明显，在常温下工作较稳定，厚度较厚的产品绝缘性和可靠性指标较好。

发表于：2016/11/28 下午8:37:00

可远程控制的光网联合供电多路直流电源设计

可远程控制的光网联合供电多路直流电源设计[电源技术][智能电网]

传统的直流电源通常是由电网供能，并且很少具备远程控制功能，为此提出了一种新型多路直流电源的设计方法：采用光伏发电和电网联合供电策略来减少电能的消耗；采用无线控制技术来实现对电源的远程控制。同时结合激光测距仪的应用背景，设计了一种可输出三路电压的小功率直流电源，其中高压支路可在输入为5.5 V到36 V时，输出70 V到203 V连续可调的直流高压，其驱动能力可满足一般的雪崩二极管工作需要。测试结果表明，该电源可通过手机实现远程控制，其输出端纹波电压较小，可以满足一般的应用需求。

发表于：2016/11/28 下午2:54:00