基于LSTM模型的智能服务治理方案研究与实践

最新视频

【视频】基于FPGA的情绪检测程序与相关智能宠物的开发（第三届OpenHW开源硬件与嵌入式大赛二等奖）

受益于高速发展的电子与计算机产业，人们正着力于寻找区别于传统的鼠标、键盘，能够提供更加自然的人机交互的方式。本项目实现了一个脑电波-计算机的交互接口，使得使用者对于物体的专注情绪可以直接控制外部设备。项目使用传感器为消费品级传感器，同时提供原始波形和经过简单处理分离的波形，使得此脑机接口具有针对于特定精神状态识别的再开发能力。本系统由于在FPGA板卡上实现，无法运行传感器自带的读取通讯程序，故而参照传感器通讯协议与数据格式，自行实现了控制及读取逻辑，相对于标准计算机平台，更加适合对于原始脑电信号进行滤波、运算、特征值提取及模式识别，便于实现对脑电所反映出的情绪及运动想象指令的识别。同时，FPGA平台也使得系统可以高效地实现对于外部设备的控制信号输出，适用于脑电控制外部机械的方案。

发表于：6/14/2012

【视频】基于FPGA的嵌入式智能监控小车（第三届OpenHW开源硬件与嵌入式大赛优胜奖）

传统智能小车，特别是嵌入式系统，一般都是基于单片机或者ARM的嵌入式系统。.但是，本项目的课题是通过xilinx的FPGA开发板搭建嵌入式的硬件环境，从最小系统到IP核的添加，都是根据需要进行拓展的，实现一对一的拓展，不浪费资源，而且基于FPGA的嵌入式系统的最大有优点是，既有PFGA的并行执行效率，又有嵌入式软件的逻辑过程分析控制。本项目中的智能小车是一个对实时性要求很高的系统，因为反应速度慢了，就会出现碰壁的情况，通过调试ＰＷＭ，调试外部硬件，弄清楚硬件特性，结合ＦＰＧＡ可编程的逻辑思想，兼顾传统嵌入式的优点，并且很好利用了ＦＰＧＡ的并行处理能力。在调试过程中，确定了这一点的可行性。系统设计分为硬件设计和软件设计。硬件设计方面使用Spartan-6 的XC6SLX16 CSQ234 作为主控制器，传感器使用摄像头ov6620图像采集模块（兼测路径），使用超声波模块（HCSR04）测距，由于两者具有互补特性，所以能够很好的控制小车的运行状态，采用模糊算法计算出电机所需要的转速，和舵机的转角，从而实现稳步渐进。软件设计主要分为三部分，第一部分是最小系统的搭建（软件初始化），第二部分是外部硬件的驱动，第三部分是核心算法。

发表于：6/14/2012

【视频】Soccer on Multiple FPGAs（第三届OpenHW开源硬件与嵌入式大赛二等奖）

新加坡国立大学 Soccer on Multiple FPGAs

发表于：6/14/2012

【视频】基于Microblaze Linux的三轴数控系统（第三届OpenHW开源硬件与嵌入式大赛优胜奖）

将高性能逻辑可编程芯片FPGA引入数控加工领域，提出QT+Linux+Microblaze的设计方法。简要介绍了项目的背景以及项目实现原理，详细说明了系统中三个最主要的功能模块及各自实现效果，最后分析了该项目的改进方向以及应用前景。实验证明，该系统非常适合当今数控行业对控制模块的运行速度、加工精度的要求。特点描述：QT+Linux+Microblaze的数控控制系统设计方案，利用QT设计界面友好的数控加工软件，用于绘制加工图形，并获得图形数据；结合Linux的移植能力，将QT数控软件先在Linux中运行通过，再移植到Microblaze；最后由Verilog HDL语言编写的并行执行模块根据加工图形数据控制数控设备。由于引入FPGA芯片，可以不必过于考虑某些加工补偿预测算法的时间开销，间接有助于提高加工精度。系统主要由三大功能模块组成：基于QT设计的数控加工软件；用于上位机和下位机通信的抗干扰波特率自适应UART模块；下位机部分由FPGA处理器配置出三轴数控驱动模块。加工软件可绘制加工图包括：直线、多边形、圆、圆弧等。UART通信模块具备了良好的抗干扰性能，下位机可自适应上位机的波特率需求。

发表于：6/14/2012

【视频】AVS编码FPGA实现（第三届OpenHW开源硬件与嵌入式大赛二等奖）

本项目基于FPGA平台完成CIF分辨率图像的实时采集、AVS全I帧压缩编码，和网络传输。本项目主要由视频采集系统，数据调度系统，I帧编码系统和以太网传输系统构成。本设计实现了AVS全I帧的编码器，CIF分辨率，4:2:0图像格式下能达到实时处理的要求。进一步的工作可以对程序优化，提高处理速度，同时还可以加入P帧和B帧的编码，从而进一步提高编码效率。

发表于：6/14/2012

【视频】基于SOA架构的网络硬盘控制器的设计（第三届OpenHW开源硬件与嵌入式大赛二等奖）

项目设计一种采用“流程+引擎+构件”的SOA三层架构的网络硬盘控制器。系统采用FPGA作为系统控制器，在FPGA内部MicroBlaze软核处理器上移植PetaLinux操作系统，加载NFS网络文件系统，将扩展Int 13H规范中定义的基本硬盘操作指令封装成原子构件，并采用VHDL硬件描述语言实现各原子构件，实现对硬盘的基本操作。设计引擎模块，根据NFS文件系统操作指令，调用相关原子操作，实现硬盘存储空间管理、文件存储操作、用户管理等功能。本文设计网络硬盘控制器可作为个人存储服务器连接到以太网，用户可通过连接网络的任意主机实现对服务器硬盘的访问管理。

发表于：6/14/2012

【视频】LED里的三维世界（第三届OpenHW开源硬件与嵌入式大赛三等奖）

三维立体显示以其真实性和美观性越来越受到人们的追捧。本项目旨在通过多个LED的平面组合，以快速旋转的方式来达到呈现3D画面的目的。1024个LED被焊接在自己制作的PCB板上。系统主要由FPGA控制模块，电机，LED显示板，电源等模块组成。其中，用于显示的是一个平面LED PCB板，通过旋转产生立体空间感,进而实现3D显示的效果，这应该是作品最有创意的地方。通过控制旋转速率与扫描速率，还可以显示不同的图案，最后可以连贯为一个动态的画面。

发表于：6/14/2012

【视频】基于FPGA的视频图像叠加系统设计（第三届OpenHW开源硬件与嵌入式大赛三等奖）

该系统可支持五路视频源的输入，并由用户选择其中两路进行叠加，最后通过VGA和LVDS接口显示叠加后的图像。整个系统包括了视频采集模块，视频A\D转换、SRAM存储模块、IIC总线接口模块、色彩空间转换模块、视频D\A转换模块、叠加模块等。 本系统是基于Xilinx公司推出的Virtex-4系列FPGA芯片进行的两路视频信号的叠加与输出，其系统原理框如Fig1。图中，V4-FPGA芯片接收由DS90CF386芯片转换的24位LVDS数字信号和由ADV7401芯片转换的VGA或者是PAL格式的24位的视频信号，经SRAM缓存后，使用叠加算法进行图像的叠加，叠加完成之后经ADV7123和DS90C386A转换为模拟信号，分别发送给VGA和LVDS设备。本项目还完成了由主设备发起命令，通过SPI传输命令，从设备（Virtex-4)接收命令后，实现了如下功能：1.SPI叠加控制 ：是否进行叠加。2.控制叠加哪种格式的视频PAL或VGA以及叠加哪一路视频信号。3.对图像对比度和亮度进行调节，给主设备回传从设备的当前状态。

发表于：6/14/2012

【视频】基于虚拟环绕声的音频处理器设计（第三届OpenHW开源硬件与嵌入式大赛二等奖）

实现了一个脑电波-计算机的交互接口，使得使用者对于物体的专注情绪可以直接控制外部设备。项目使用传感器为消费品级传感器，同时提供原始波形和经过简单处理分离的波形，使得此脑机接口具有针对于特定精神状态识别的再开发能力。本系统由于在FPGA板卡上实现，无法运行传感器自带的读取通讯程序，故而参照传感器通讯协议与数据格式，自行实现了控制及读取逻辑，相对于标准计算机平台，更加适合对于原始脑电信号进行滤波、运算、特征值提取及模式识别，便于实现对脑电所反映出的情绪及运动想象指令的识别。

发表于：6/14/2012

【视频】TI OMAP 5助力平板电脑展示强大图形能力

通过业界知名的GL Benchmark 2.5的测试，TI OMAP 5处理器平台具有强大的图形能力，领先目前市场最领先的平板电脑12%左右，同时也领先与其它竞争对手的处理器平台。

发表于：6/11/2012