基于LSTM模型的智能服务治理方案研究与实践

最新视频

【视频】BLDC参考设计的使用方法

BLDC参考设计的使用方法简介

发表于：6/11/2012

【视频】IDM控制BLDC的使用方法

IDM控制BLDC的使用方法简介

发表于：6/11/2012

【视频】C64x+ 网络培训(九)——sRIO（串行RapidIO）

TMS320C64x+网络课程9——sRIO（串行RapidIO），主要介绍sRIO的一些基本信息，如支持特性，memory管理，中断支持，在DSP内部进行传输，BIOS中的支持等。此网络培训针对C64x+，每次一个专题，由DSP高性能部门技术支持工程师为您全程指导，敬请期待。

发表于：6/11/2012

【视频】电源设计小贴士38：使用简易锁存电路保护电源

您曾经是否需要过一款简单、低成本的锁存电路？

发表于：6/11/2012

【视频】TI全新改进型AM35x评估板进一步简化加密算法的实施

Arlos Betancourt为你介绍TI最新推出的全新改进型AM35x评估板，该工具可进一步简化加密算法的加密实施。结合使用全新的AM35x评估板和AM35x处理器，开发人员能方便地创建需要加密的应用，而不必占用ARM周期，确保ARM资源全部使用在支持产品特色化的应用上。更让人欣慰的是，改进型EVM售价跟原先版本一样，仍为999美元。

发表于：6/7/2012

【视频】C2000实时MCU在电机控制领域的应用

本视频介绍了 C2000 实时 MCU 在电机控制领域的应用，并且演示了一套由 C2000 开发的 BLDC 双轴演示方案。欲知更多请点击TI官网：www.ti.com.cn

发表于：6/7/2012

【视频】电源设计小贴士37：折中选择输入电容纹波电流的线压范围

您在为一个低功耗、离线电源选择输入滤波电容时，会出现一种有趣的权衡过程。您要折中地选取电容的纹波电流额定值，以适合电源工作所需的电压范围。通过增加输入电容，您可以获得更多纹波电流的同时还可以通过降低输入电容的压降来缩小电源的工作输入电压范围。

发表于：6/7/2012

【视频】基于FPGA的车牌定位系统（第三届OpenHW开源硬件与嵌入式大赛一等奖）

设计摘要： 汽车牌照识别系统是当前智能交通系统中的一个重要组成部分，一般用于高速公路的卡口收费、停车场和加油站等的自动监控管理以及交通十字路口违规抓拍等。汽车牌照识别系统主要包括三个部分:车牌预处理和定位、字符的分割以及单个字符的识别。本项目是在以上算法的基础上做到图像的采集、处理、定位、分割、字符识别以及字符输出整个流程，而且用FPGA实现可以提高系统运算速度，以达到实时的效果。 系统原理和技术特点： 系统原理： 1、系统通过高清摄像头采集图像。 2、首先系统将采集到得图像转换为灰度图像。 3、对得到的灰度图像进行预处理，包括拉式变换、梯度变换、高斯滤波。预处理的主要目的是为了增强图像，为后续图像处理提供一定的基础。 4、对处理后的图像进行二值化，将其转变为只有0和1灰度的图像，这样便于处理。 5、车牌定位，车牌定位用的是行扫描的方法来确定车牌的上下边界，然后通过垂直投影法确定左右边界。 6、字符分割，字符分割同样采用垂直投影法，通过字符的某些视觉特性，通过对字符间距的判定来分割字符。 7、字符识别，先对分割出来的字符进行归一化，将所有的字符图片都转换成固定大小的格式，然后与模板库里的图片进行比较运算，相差最小的图像即是我们判断的字符。 8、字符输出，可以通过系统板自带的显示器显示，也可以存储后传回主机显示。 技术特点： 整个系统的实现过程中涉及到大量的乘法运算，通过FPGA实现要调用乘法器，占用很大的资源，而且采集的图像需要有一定的像素支持，否则会对识别结果有一定影响，所以处理图像的像素要比较高，这样也使得处理和存储的数据量比较大。整个过程通过流水线的方式处理，速度可以做到实时性的要求。

发表于：6/6/2012

【视频】基于FPGA的M2M异构虚拟化系统（第三届OpenHW开源硬件与嵌入式大赛一等奖）

本项目提出一种新颖的M2M（Multiple ISAs applications to Multiple heter-ogeneous core，M2M）概念，将虚拟化系统分为多核异构层、虚拟化管理层、二进制翻译层、软件应用层四个层次，创新地在传统的虚拟化管理层上增加二进制翻译层，从而引入多个不同体系结构的应用程序，虚拟化管理器调度分配给硬件层引入的异构处理器。M2M的特性使虚拟化系统上层应用的灵活性大大增加，并且硬件异构化也使系统的效率有效提升。 本项目主要贡献点和创新点有：（1） 多指令集体系应用虚拟环境。在应用层提供不同指令集体系构架的虚拟运行环境，以支持不同应用系统的应用程序。（2） 软硬协同的二进制翻译层。在二进制翻译层，采用软硬协同的方式实现不同架构体系间的动态二进制翻译，提高硬件目标代码生成和运行的性能和灵活性。（3） 设计实现了自主可扩展32位的SoC核。在多核异构层，设计了一个自主，可扩展，可配置的32位RISC处理器。基于此处理器核可配置实现多个RISC SoC平台（QS-I）。本项目在XUP Virtex-5和Digilent Nexys3 FPGA开发平台构建了多核异构层。（4） 动态虚拟化管理。在虚拟化管理层，以轻量级的方式实现了系统资源与上层应用的管理。通过资源管理与任务调度动态分配或迁移运行任务。虚拟层的多个体系结构的应用程序（如x86和MIPS）可动态运行于异构的处理器核上（如处理能力不同的MIPS核）。（5） 提供了系统库和运行程序。在软件应用层，为自主设计的QS-I平台提供完善的程序运行环境并设计了多样化的应用程序。项目完全自主地设计实现了系统库（如图形库、I/O库）以及典型的多样化应用软件，包括MIPS下的吃豆子游戏、X86下的推箱子游戏。

发表于：6/6/2012

【视频】基于FPGA的实时金融指数行情并行计算

技术原理：（1）系统结构图，主要由数据接收模块、股票信息并行处理模块、数据发送模块组成。数据接收模块主要负责协议包的跨层解析以及包过滤。股票信息并行处理模块是整个系统的算法核心，采用高速并行方式分析股票信息，计算相关指数，并通过数据发送模块快速发布。在股票信息并行处理模块中，算法定向单元负责调度下层的异构逻辑块，异构逻辑块通过同构逻辑晶格完成最基础的数据计算。在股票信息并行处理模块中，将所有的数据存储于FPGA内部的分布式RAM中，突破了IO传输的瓶颈。（2）为了便于用户自定义计算规则和业务扩展，从设计架构上采用读入配置文件的方式并且提供扩展空间，实现配置性和扩展性。可配置性：为用户设计图形化的配置界面软件，当软件接受用户计算请求后会自动生成相应的配置文件，来配置FPGA中的配置寄存器，实现不同要求不同需求、不同用途的运算。可扩展性：在系统设计中，预留新合约扩展空间，以哈希表等数据结构存储运算。运算过程中，行情数据包到来时，FPGA会通过哈希函数查找哈希表，确定数据的有效性和计算规则，进行逻辑判断进行选择。（3）在数据分析获取过程中，以太网的协议解析占据了很大的时间比例。如果采用一般的软件解包方法，时间一般延迟包括每一网络层的解包时间和中间数据的传输时间，时间延迟可达毫秒级甚至更高。考虑到降低整个系统的数据传输延迟，进而提升处理性能，提出以下两种解决方案。1）使用FPGA集成的可配置IP核。FPGA的IP核基于硬件原理实现，在数据传输延迟和网络数据解包能力上都大大优于传统的软件处理过程，而且极大缩短了开发周期，其可靠性，可配置性，通用性都相当出色。适合在项目的中前期作为数据输入的模拟测试。但是具体面向此项目IP核也会有自身的冗余，在MAC层不能进行自定义的协议解析，总的延迟大约在几十微秒至几百微秒。 2）针对本应用设计基于跨层解析的以太网数据分析模型。由于套利计算的数据源的包格式固定，封装简单，而且属于旁路数据，完全可以自行设计针对本应用的专用数据解析功能部分，方案优势和创新点在于在MAC层跨层解析数据以及包过滤，数据接收与解析时间重叠。采用状态机逐层进行包过滤，在有限机器周期内便可获得需要计算的数据，时间延迟可控制在微秒级。 基于FPGA的硬件以太网协议跨层解析能够降低传统软件协议栈的数据包处理固有延迟（可能占据整个延迟的80%以上开销），大大提高数据获取和预处理效率。基于FPGA的硬件跨层协议解析与包过滤技术

发表于：6/6/2012