英特尔将在2011年底之前开始量产22nm工艺微处理器。该公司在该技术工艺方面率先向业内导入了被称为“三栅极（Tri-gate）”的三维构造MOS晶体管。由于电流流过的沟道部分采用像鱼的背鳍（Fin）一样的立体形状，因此通常称为“Fin FET”。

　　最初提出Fin FET概念的是日本技术人员。那就是日立制作所中央研究所电子研究中心主管研究员久本大领导的研究小组。久本在1989年IEDM（International Electron Devices Meeting）上发表的“DELTA构造”立体晶体管正是Fin FET的前身。久本凭借这方面的成绩获得了平成23年度（第11届）山崎贞一奖。山崎贞一奖以半导体、材料及生物科技等领域取得先驱性业绩的日本人为对象。日前，本站记者采访了久本，请他谈了提出Fin FET概念的过程以及CMOS微细化的前景。

　　——请谈一下提出Fin FET概念的过程。

　　久本：我们研究小组是在1980年代后半期LSI制造技术迎来0.3μm工艺的时候开始构想Fin FET的。以当时日立制作所半导体业务的主力产品DRAM来说，该技术可用于制造当时最大容量的64Mbit产品。那时正值“CMOS微细化能延续到何种地步”的极限论浪潮再次袭来之际。当时，被视为CMOS延续手段而得到各研究所大力研究的是采用SOI（Silicon On Insulator）构造的MOS晶体管。各研究所开始有数据表明，采用SOI薄膜的晶体管适于抑制成为微细化障碍的短沟道效应。而Fin FET的概念正是在我们研究小组对SOI晶体管的优缺点展开广泛讨论的过程中诞生的。

　　SOI晶体管有两种，一种是使沟道完全耗尽的完全耗尽型，另一种是使沟道部分耗尽的部分耗尽型。我当时认为，能够对已有平面CMOS发挥出充分优势的是完全耗尽型，SOI的真正价值正因是完全耗尽型才会得以体现。这一想法至今也基本未变。因此，我想完全耗尽型SOI晶体管也许能够设法实现短沟道效应强、容易提高导通电流的构造。而最看好的就是通过栅极电极从两个方向来控制沟道的双栅极（Double-Gate）构造。

　　平面CMOS通常在沟道上侧设置栅极电极。简单考虑的话，要想实现双栅极构造，只要在沟道下侧再设置一个栅极电极就行了。但我的直觉是，这种方法很难实现量产。原因是需要在下侧栅极电极上以外延法及粘合法形成硅沟道，这一工序用自对准（Self-Align）工艺很难实现。而不使用已在平面CMOS量产中积累起经验的自对准工艺的话，又很难以高成品率实施量产。因此，我感觉必须要在自对准工艺的基础上实现能够用平面CMOS技术制造的双栅极。

　　因此我们想出了将沟道制成立体形状，并以栅极电极夹在沟道两侧的Fin FET构造。如果是该构造，便可利用自对准工艺来实现双栅极。在1989年的IEDM上，我们发表了利用元件隔离用的LOCOS（Local Oxidation Of Silicon）工艺对SOI构造的Fin FET进行试制的结果。当时采用了不仅在沟道两侧还在沟道上面设置栅极电极的三栅极构造。1998年，我们发布了仅在沟道两侧设置栅极电极的双栅极构造的Fin FET。其特点在于，与三栅极构造相比易于减小器件的尺寸。该研究成果当时在业内还属首例。

　　——1989年在IEDM上首次发表Fin FET概念时，周围反响如何？

　　久本：我感觉当时并未受到多高评价。“可用平面CMOS技术制造的双栅极”这一器件技术方面的革新性并未引起过多关注。反而有很多评价都着眼于实现SOI晶体管的新工艺技术提案这一侧面。

　　——当时，Fin FET的实用化都面临那些技术课题？是否考虑过实用化时间？

　　久本：要想发挥Fin FET的优点，就必须要将“鳍”的宽度加工成比栅极长度小的尺寸。虽然在研究水平上这一点足可实现，但投入量产的话就会出现成品率等问题。另外，作为Fin FET的母材被看好的SOI基板当时也因金属污染问题而无法在CMOS量产线中使用。这也是一大课题。

　　1998年发表双栅极构造的Fin FET时，曾感觉该技术导入量产的好处和坏处会在90～65nm工艺范围达到平衡。但在导入一项新技术时，要想防止各种风险，好处就必须要远远超过坏处。鉴于这一点，我最终做出了Fin FET到25nm工艺前后才有用武之地的判断。

　　——最终英特尔在22nm工艺方面率先在业内将该技术导入量产。这与您预想的25nm工艺前后基本吻合。

　　久本：对于Fin FET的重要性，我还想指出一点是，其具有不提高沟道杂质浓度即可抑制短沟道效应的特点。以往平面CMOS为抑制短沟道效应通常采用提高沟道杂质浓度的手段。但这种方法存在载流子迁移率变差以及阈值电压下降等此消彼长的关系。而SOI构造不同，由于利用栅极电极的沟道控制性较高，因此即便在沟道杂质浓度较低的条件下也可抑制沟道效应。这也是Fin FET的共同特点。

　　在2000年代前半期，有很多观点将Fin FET视为用来提高导通电流的技术。而到了2000年代后半期，阈值电压不均作为一大课题成为焦点。在抑制阈值不均时，降低沟道杂质浓度的方法非常有效。因此，这时便可发挥Fin FET在沟道浓度较低条件下也可抑制短沟道效应的特点。作为Fin FET得以在22nm工艺这一时间点实现量产的背景，这一点不容忽视。

　　——请谈一下CMOS微细化的前景。有很多观点认为，今后在Fin FET延续数代后，会朝着以包围沟道所有面的方式形成栅极电极的栅极全包围（Gate-All-Around）构造转变。

　　久本：半导体厂商是选择Fin FET还是选择栅极全包围构造，这要取决于如何来设计CMOS晶体管的散热性及其相关功耗。Fin FET易于向基板一侧散热，因此适于流经大电流的高速器件。而栅极全包围构造则适于截止状态较多的低功耗设计。不过，栅极全包围构造尚未确立基于自对准工艺的制造技术，这是其一大课题。

　　无论选择哪种构造，将沟道宽度减至比5nm小的水平都非常难。因为这时量子效应就会显现出来，用以往的方法很可能无法控制阈值电压。Si-CMOS的真正极限可以说就在沟道宽度减至5nm时。

　　——您对20多年前自己提出的概念最近得以实用化有何感受？请谈一下身为研究人员的未来梦想。

　　久本：感觉Fin FET在CMOS器件中的应用已告一段落。但Fin FET还存在应用于其他领域的可能性，今后的兴趣在这一方面。比如，我们公司开发了利用Fin FET的硅制LED及激光器。该创意旨在利用硅来实现连接芯片间的长数mm以下的连接器。由于可在与LSI同一块的芯片上形成光导波路，因此成本优势较大。虽然目前尚未取得激光振荡等成果，但这是一个前景看好的课题。

　　另外，虽说是与Fin FET不同的技术，但我们还在开发可形成陡峭亚阈值斜率的晶体管。这是一种以0.5～0.3V的非常低的电压工作的MOS晶体管。在2010年的IEDM上，我们就其实现可能性做了相关发表。相关成果表明，通过改进已有MOS晶体管的扩散层，便有望形成陡峭的亚阈值斜率。今后，LSI技术将朝着更注重低功耗的趋势发展。从这一观点来看，能够形成陡峭亚阈值斜率的器件具有重大意义。

　　作为研究人员，我的梦想仍与以前一样。那就是使自己提案的器件变成产品，为社会做出贡献。今后我将继续追求这一梦想。