摘 要： 提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18 μm CMOS工艺，工作在3 GHz～5 GHz频率下，用来实现超宽带无线电。仿真结果表明，该低噪声放大器有最大13.6 dB的增益。整个频段噪声系数小于1.9 dB。输入和输出反射损耗都小于-11 dB。一阶压缩点在-15 dBm左右。功耗为18.7 mW。
关键词： 超宽带；低噪声放大器；共源共栅；输入匹配
超宽带（UWB）技术是面向无线个人局域网应用的新技术。它比窄带无线系统有着高数据传输率、低成本、低功耗的优势。美国联邦通信委员会已认可该技术，但是由于种种技术上的原因，UWB标准还没有准确定义。目前UWB初定标准主要存在DS-UWB和 MB-OFDM[3]两种结构。在DS-UWB结构中，频段被分为两部分，高频部分为6.2 GHz～9.6 GHz，低频部分为3.1 GHz～4.9 GHz。在MB-OFDM结构中，频段主要被定义三部分，A段为3.1 GHz～4.9 GHz，C段为6 GHz～8.1 GHz，D段为8.1 GHz～10.6 GHz。其中3.1 GHz～4.9 GHz是一个很重要的频段。
在无线接收机中，位于接收机前段的低噪声放大器（LNA）是很重要的模块。LNA的输入阻抗应该与源阻抗匹配以避免信号反射，通常为50 Ω。在有大信号输入的情况下，还要有一定的线性度。现有的超宽带低噪声放大器普遍存在着噪声系数比较大、芯片面积大等不足之处，有待于进一步改进。带宽越宽，设计难度就越大。
本文提出的CMOS 超宽带低噪声放大器，采用巴特沃斯滤波器作为输入匹配，同时采用源极跟随器作为输出匹配，用两个台积电0.18 μm工艺的MOS管组成共源共栅结构作为中间连接和放大部分。
1 输入匹配
1.1 常用的电路结构
综合各资料分析，超宽带低噪声放大器采用分布式结构、电阻并联反馈式结构、带通滤波器以及开关切换四种实现方式。分布式结构采用的原理是“延时换带宽”，每条放大电路提供一定增益，输出节点按统一相位延时正向相加，这样每条放大电路只提供一定增益，最后相加增益仍很可观。所以每条放大电路可以用很简单的放大电路及小尺寸的MOS管来实现，其输入输出节点寄生电容比较小，就可以实现超宽带输入匹配。但是这种电路最大缺陷是功耗和面积较大。因为每条放大电路都要消耗一部分功率，这对于现代无线手持设备很难接受。电阻反馈式LNA，它根据反馈原理可以在一宽频带范围内实现输入输出阻抗匹配。但是反馈电阻本身就是一个噪声源，同时反馈途径还提供了输出信号的正向馈通，降低了反向隔离系数。开关切换方式放大器主要把总的带宽分为几个频率段，在电路的输入或输出匹配段加几个开关，每切换一个开关，就改变了输入或输出阻抗匹配，在每种匹配情况下，只对应其中一个频率段，这样不断切换，就满足所有频段的要求。这种方式电路简单、原理易懂，但是在芯片内部实现几个非常灵活的开关是很困难的，而且不同频段的电路，其噪声起伏往往比较大。
用带通滤波器实现阻抗匹配是现阶段超宽带LNA的常用方式[1]。它可以在一个很宽的频段内满足匹配要求，同时不会对噪声和线性度产生大的影响。其缺陷在于现在的RFIC制造工艺无法提供高品质的电感和电容，影响了其设计精度。切比雪夫滤波器和巴特沃斯滤波器都可用于电路的输入匹配，这两方面的电路结构在IEEE论文集里都有介绍。
1.2 巴特沃斯滤波器输入匹配
本文采用了巴特沃斯滤波器。巴特沃斯滤波器在通带内比较平坦，所以叫最大平滑滤波器。采用带通滤波器输入匹配的同时，一般采用MOS管源极电感负反馈模型。这样做的目的是通过精确计算MOS管的栅宽，来确定其栅源电容Cgs，这样Cgs与Lg，C1和L1就组成一个二阶巴特沃斯滤波器。而确定Ls就可满足阻抗匹配要求，如图1。
图1中MOSFET管是CMOS管，图2为图1的小信号模型。
1.3 滤波器设计
因为运行频率在3 GHz～5 GHz之间，所以确定滤波器中心频率在3.8 GHz左右，因为是根据
来确定，-3 dB带宽大概为3.8 GHz，如图3所示。根据该种滤波器传输特性，为使滤波器在3 GHz～5 GHz传输损耗最小，定C1为1 pF，L1为1.5 nH，Lg为2.3 nH，Cgs为0.6 pF。
2 电路主结构
电路主结构采用了共源共栅和源极跟随器结构，分别作电路的主体放大部分和输出匹配，见图4。这部分的设计难点是要设计两个MOS管的栅宽，这一步是根据经验公式[1]计算得来的。整个共源共栅电路（不考虑共栅管噪声）最小噪声系数为：
Esat表示沟道饱和电场。根据式(1)～式(4)综合分析共源管的栅宽最优值，得出最佳噪声条件下的共源管栅宽值。
源极跟随器能在较宽频带内提供相对恒定的阻抗输出，容易实现阻抗匹配，该结构常用在各种LNA的输出匹配中[2]。由于输出级功耗小，管子尺寸比较小。本文选择M3管栅宽为30μm。不过相对于共源放大器或者共源共栅结构[2]，源极跟随器的增益比较小，这需要仔细设置偏置电流与栅宽。
输出负载R1与L4的值分别为50 Ω和4.5 nH。输出负载的设计主要考虑增益和与输出点的寄生电容谐振问题。仿真分析表明，电阻越大，增益会减低，但增益平坦度会比较好；相反如果电阻较小，增益会高一点，但平坦度会变差，这需要折中考虑。在实际电路中，元件参数取值与理论分析结果基本一致，但有些元件参数需要用软件进行实际优化。图4中的C4为1.0 pF，L5为1.5 nH，Lg为2.3 nH，Ls为0.8 nH，Cp为100 fF。M1栅宽为200μm，M2栅宽为300μm。隔直电容C5和C2都为20 pF，L3为3.5 nH。另外输出偏置电流设为5 mA。
从图4得知，在共源MOS管的栅源端，加了电容Cp。加这个电容的目的，是为平衡输入匹配和噪声优化的矛盾，同时减少Lg的电感值。因为在前面计算中已得出Cgs值，但根据以下公式[1]：
由于栅宽与沟道宽度都已确定，从公式(5)得出Cgs值大概为0.2 pF，这个值与前面的输入匹配值相差较大。为解决这个矛盾，就先计算好噪声优化栅宽，这个栅宽下的Cgs往往比最佳输入匹配栅宽下的Cgs小，这个差值就通过在栅源之间加电容Cp来弥补，Cp值是根据软件仿真结果与计算值优化确定的。另外在共源管与共栅管之间加了隔直电容与电感，主要是为了优化噪声，加了电感以尽可能消除两个管子之间的寄生电容，从而减小噪声系数。
3 仿真结果
仿真用ADS2008软件，MOS管是BSIM3模型。结果表明，电路放大带宽3 GHz～5 GHz，功率增益为13.6 dB～11.2 dB，带内增益波动为2.4 dB左右，如图5。带内噪声系数为1.2 dB～1.9 dB，一阶交调点在-15 dBm附近，见图6。大于通常的-25 dBm的最低标准。在全频段，输入反射损耗与输出反射损耗均小于-11 dB，表明输出输入匹配良好，分别如图7、图8。在1.5 V电压下，功率消耗为18.7 mW。噪声系数曲线如图9。
本文综合了常用的宽带匹配网络理论和共源共栅电路结构，设计的超宽带低噪声放大器，工作在超宽带协议规定的第一频段。本文对超宽带放大、增益、噪声系数、线性度、输入输出反射损耗等多方面的要求进行了仔细推导，考虑了这些要求的相互制约，最后设计出各方面性能最优化的电路。仿真结果表明该电路具有噪声系数低、增益大等优点，符合设计要求。
参考文献
[1] 池保勇，余志平，石秉学，等.CMOS射频集成电路分析与设计.北京：清华大学出版社，2006.
[2] 曹克，汪蕙.低电压低功耗CMOS射频低噪声放大器设计，2006，6.
[3] HUANG Zhe Yang.A 1 V～2.39 mW capacitor coupling resonated low noise amplifier for 3～5 GHz ultra-wideband system.SoC conference，2007 IEEE international，2007(9)：26-29.
[4] VAN Langevelde R，KLAASSEN F M.Accurate drain conductmce modeling for distortion analysis in MOSFETs.Tn：
Proceedings of TEEE TEDM 1997.313316.
[5] 余志平，周润德.CMOS射频集成电路设计.北京：电子工业出版社，2006，11.